批量性，规律性出现的质量问题，是嘉立创还是兆易的？

rocean

lonny_chen 发表于 2025-11-26 15:53
基本的设计规范 ，元器件不能太靠边 ，你这是把元器件故意放在边上了 ，板子上中间其实还有不少空间，往里 ...
(引用自99楼)

我再次重申一下，那个都是别的存在的设计问题， 也有可能是我的尺寸是死的，再不行，我付钱你帮我画一下板子布局可行？ 所有白插头都是固定位置，天线是固定，sim卡边上不可以有天线信号，尺寸是5*6，可以更小，一边可以有插件，反面高度不能超过针脚，mcu边上能下烙铁焊接【目前一边已经受白插头影响】
你可以就我回复里那张图， 为什么都是A板子好，下面B板子这个高比例坏，就这个讨论下。  大家说的可以是下次布局改进的事情，和现在这没关系，大图也放了，边上切割，电容也没有什么问题。和这次没有必然关联
开发故意放边上？你是来讨论还是攻击啊，你只能说放边上是设计水平差，会造成拼板下方大量出问题。器件太靠边，所以只会坏下面mcu

rocean

lonny_chen 发表于 2025-11-24 17:26
不是为嘉立创辩解，嘉立创smt生意的量级是非常大的，如果说生产有这方面的缺陷，应该早就暴雷了，就像有人 ...
(引用自91楼)

嘉立创很大，都是自己的车间和技术管理吗？ 还是有很多分厂？ 或者有外协单位？ 是不是有的生产依赖外协单位的技术管理呢？ 会不会生产我这批时候，正好某设备有静电释放坏了呢?  都有可能，大不等于精， 不要拿大说事。
产生问题上面大佬说了，无非嘉立创，物料供应商，我自己的问题这三样，我还想过物流是不是带静电损坏了。。。。。后面几个分析下来不会产生仅仅B板子损坏的可能，分析的各种操作应该是随机会损坏上下的板子，或者全部板子

lonny_chen

那结论呢？ 你的结论是嘉立创的贴片工艺有问题？   如果认死理那就认到底，那就和嘉立创死磕到底，打官司打到最高人民法院去 ，如果不认死理，可以结帖了 。

maya7634

rocean 发表于 2025-11-26 18:07
嘉立创很大，都是自己的车间和技术管理吗？ 还是有很多分厂？ 或者有外协单位？ 是不是有的生产依赖外协 ...
(引用自102楼)

我猜测是首先器件太靠板边，造成加工静电容易碰到管脚。v割位置我猜测从上入刀，从下出刀。物理定律原因静电释放需要时间，假设越到下面摩擦静电积累越多。所以猜测到下面板子损坏较多。你也可以试试兆易和ST的单片机IO，ESD防护性能一样不。都是猜测

rocean

lonny_chen 发表于 2025-11-26 20:02
那结论呢？ 你的结论是嘉立创的贴片工艺有问题？   如果认死理那就认到底，那就和嘉立创死磕到底，打官司打 ...
(引用自103楼)

从概率上排除，如果烧录导致，那应该A板子也会烧坏，如果mcu出厂问题，A板子也会贴到坏颗粒， 结果上这两种都没有发生。  那剩下就是生产上了，包括贴片，人工插件焊接等流程里是否会有哪个环节静电导致？
我看别的帖子嘉立创人会出来回应，才注册上来吐槽下，希望他们能重新梳理下生产过程有没有哪个环节可能导致，避免下次再次发生。

我来最大的疑惑是，怎么就光坏下面B板子mcu呢？

嘉立创贴片22还是23年一个板子也发生过mcu事故，STM32L433的mcu， IO口开关量规律的10S发生通断，不过那次全部东西都他们买的和生产，所以换了mcu，也是更换了就好了。这也说明不了大就不出问题。

打官司这些都是你的气话讨论的有点远了，最低成本就是不拼版再试一次，毕竟没拼版2年了没出过批量问题，再有发生就是听从建议找别家唄

rocean

maya7634 发表于 2025-11-26 21:04
我猜测是首先器件太靠板边，造成加工静电容易碰到管脚。v割位置我猜测从上入刀，从下出刀。物理定律原因 ...
(引用自104楼)

好几个大佬也根据以往经验，分析到了切割产生静电的事情，也许问题还是出在产线环节， 没见过生产线，产线自己去分析吧

另外：板子如果周边空白多一点能完全防止切刀这种静电吗？ 空白多少间距呢，看板子尺寸和器件，没有太多压缩空间了

maya7634

[quote]rocean 发表于 2025-11-27 11:50
好几个大佬也根据以往经验，分析到了切割产生静电的事情，也许问题还是出在产线环节， 没见过生产线，产 ...
(引用自106楼)[/quot
没啥说的，不说了。上面坛友说了很多了

WUWEWU

换个地方再试一批吧，换南方湿度比较大的深圳，那边加工不容易起静电，拼板 不拼板的再试试看，再坏是什么情况损坏