- 关于cy7c68013的flagb问题 (2篇回复)
- FPGA串口数据包解析问题 (14篇回复)
- 综合之后消耗了0个逻辑单元,错误的原因可能在哪? (10篇回复)
- 求急,谁有BDI2000 for PPC4xx V1.17以年的固件,我有BDI3000的固件交换 (7篇回复)
- Verilog 语法问题(标题不合格封锁ID) (5篇回复)
- 请教CPLD下载出现 failed to scan board问题。 (4篇回复)
- TFT接口RGB,CPU,MIPI,MDDI,及中文DATASHEET (7篇回复)
- 出XILINX ML507开发板,八五成新,识货的收走吧 (18篇回复)
- 【开源】共享我的《 iCore 》 FPGA / ARM 双核心板 ~~~~~~标题要长 (170篇回复)
- Lattice USB下载器电平兼容求教。 (11篇回复)
- 帮忙下载altium的ZYNQ XC7Z010 CLG400原理图库和封装库 (1篇回复)
- vivado综合的时候报错ambiguous clock in event control怎么解决? (0篇回复)
- 没学过数电基础理论,搞FPGA 难度有多大? (23篇回复)
- 求教 FPGA选型 (7篇回复)
- 英特尔100亿美元收购Altera? (12篇回复)
- 寻求fpga基本项目的verilog程序汇总 (5篇回复)
- 分析ZYNQ上运行安卓5.0 (8篇回复)
- NIOS中怎么开/关总中断。 (1篇回复)
- 据传,intel要以134亿美金收购Altera (38篇回复)
- Xilinx的Spartan-3有DNA保护程序,altera的FPGA有吗? (6篇回复)
- FPGA+ADV7123 驱动VGA显示灰阶 有彩条问题的讨论 (7篇回复)
- 请推荐一款Xilinx Spartan3E FPGA的开发板或者核心板 (105篇回复)
- 开源Verilog HDL原创FIFO模块 (81篇回复)
- 分析ZYNQ上运行安卓5.0 (8篇回复)
- NIOS求助 (标题不合格封锁ID) (18篇回复)
- CPLD动态数码管显示 (3篇回复)
- 霍芯MLX90360非接触式的感应在360度内的旋转位置MLX90316 (2篇回复)
- Cyclone IV VCCIO能否承受5V输入 (10篇回复)
- FPGA FFT IP使用问题 (22篇回复)
- CYCLONE IV的LVDS接收器最高速率能跑到多少? (1篇回复)
- 求FPGA学习开发板 (7篇回复)
- 请教Altera SDR SDRAM控制器中位宽的定义(分享资料) (32篇回复)
- altera官方 sdr_sdram 如何是使用? (2篇回复)
- 用AD09画的12层板 (171篇回复)
- SDH、E1及TCP/IP网络;STM1、E1、TCP/IP协议;啥意思? (10篇回复)
- 我的pcie x4板卡 (41篇回复)
- 求教:Quartus II的使用 (3篇回复)
- 求推荐 FPGA开发板 (22篇回复)
- MATLAB命令大全 (8篇回复)
- 关于QUARTUS直接调用Modelsim时testbench中的双向口问题 (6篇回复)
- QUARTUS调用Modelsim产生太多大文件了,想删掉 (12篇回复)
- FPGA版本管理的问题 (14篇回复)
- FPGA I2C通讯无应答 (7篇回复)
- 该verilog为何不能10分频呢?太怪了 (9篇回复)
- 有用Altium Designer仿真verilog 的不,进来下 (10篇回复)
- 工业绝对值编码器通信协议求教. (10篇回复)
- 讨论一下UART波特率分频的问题,非16倍整数时怎么做? (5篇回复)
- 【黑金原创教程连载】FPGA那些事儿-驱动篇I,每周更新 (27篇回复)
- 如何实现上升沿和下降沿都能触发? (30篇回复)
- 闲来无事,弄了个AD ,DA 玩玩,附原理图 (26篇回复)
- 使用altera的fpga,timequest分析时序,还是做时序仿真? (12篇回复)
- 问下如何快速入门FPGA做项目 (26篇回复)
- 多功能波形发生器VHDL程序 (7篇回复)
- 哈!经高手指点解决了quartus输入汉字问题,和大家分享一下 (52篇回复)
- DDS做波形发生器出现问题 (16篇回复)
- 睿智FPGA开发板 原理图 实验例程 用户手册等资料下载 及其它FPGA资料 FPGA视频教 (111篇回复)
- 调试DDR2,modelsim仿真对,但altera的signal tap ii显示错? (3篇回复)
- Vivado 教程 (12篇回复)
- cpld输出部分电压远高于供电电压是什么个原因?(已解决) (6篇回复)
- CY68013-FX2速度真的达到了50MB/s(W64平台) (32篇回复)
- 有源晶振经过PLL倍频后会提高输出频率的稳定度吗? (6篇回复)
- 请教hdmi采集芯片,1080p 60hz的! (8篇回复)
- 自己做项目时,BGA封装的FPGA怎么焊接啊? (39篇回复)
- 用signaltap II能准确地看到信号的物理时序吗? (2篇回复)
- FPGA书籍分享:Fundamentals of Digital Logic with Verilog Design (22篇回复)
- 在fpga里嵌入8051内核,使用定时器正常,但是 写流水灯,1602 的时候 ; 时序变得乱七八糟 (31篇回复)
- 请教FPGA在综合时哪些东西会被优化掉 (3篇回复)
- [分享]自己整理的一些FPGA的书籍和资料 (16篇回复)
- 谁对altera的ddr2 控制器 熟悉?交叉读写是 如何操作的? (0篇回复)
- FPGA 采集OV7670摄像头的图像后,马上存入SD卡,速度够吗? (8篇回复)
- Zynq 7000从零开始之二 -- 内存测试程序 (8篇回复)
- 基于CPLD+RAM做的简单的TFT液晶屏(为PSP液晶屏)控制器 (439篇回复)
- DSP Builder 13.1 破解,需要的可以试一下 (6篇回复)
- 请问cyclone4芯片支持的最大频率是多少? (10篇回复)
- xilinx有没有类似于altera的 logiclock的技术? (4篇回复)
- NIOS II 13.1生成的文件中没有setting.bsp,求指点 (3篇回复)
- 没有使用DCM的status信号,但是综合后出现个警告 (0篇回复)
- 怎么消除xilinx的ram核的这个警告? (0篇回复)
- altera的CPLD MAX3000A 接收i2c数据,混乱 (2篇回复)
- 第一次看到工业上仅用FPGA做控制板,给大家看看 (217篇回复)
- 请问板对板有什么高速接口?顺便求PMC封装 (10篇回复)
- 怎样提高FPGA引脚的驱动能力 (22篇回复)
- 初识FPGA,选哪个型号入门? (19篇回复)
- modelsim仿真wave 输入是蓝线? 求教,谢谢! (1篇回复)
- 谁能帮我看一下我的DS2431芯片的驱动 1-wire 为什么读暂存器的地址都是ff啊? (16篇回复)
- CPLD/FPGA 门外汉求指导 (9篇回复)
- 大家来分享下为什么喜欢FPGA?它的魅力在哪里? (61篇回复)
- cpld输出乱码 请教诸位 (3篇回复)
- 以太网接口ALTERA的blaster调试成功 (22篇回复)
- 学习FPGA学niosii有用吗 (38篇回复)
- ZedBorad 串口驱动貌似有问题,一打开串调试工具就挂掉 (3篇回复)
- 分享一下,攒人品!自己写的NIOS II下的UART IP (7篇回复)
- 使用CYCLONE3实现PCI接口 (29篇回复)
- 有对FPGA实现PCI协议感兴趣的吗,免费送几块空板PCB!! (27篇回复)
- 谁有BCM5464的 说明书啊 ,能发一份给我吗 ?找不到啊 (1篇回复)
- Xilinx开发板烧录问题!!! (11篇回复)
- <zynq book>分享 (2篇回复)
- nios ii9.1 SP2 run as 没有 nios hardware (0篇回复)
- USB-Blaster坏了,能不能修好? (11篇回复)
- 请教VHDL的 仿真时间精度是在哪里设置的 啊? (2篇回复)