Quartus+ModelSim 经验：不能直接对原理图进行仿真，要转换成...

wdynh · 发表于 2016-11-12 08:08:46

不能直接对原理图进行仿真，要转换成硬件描述语言

如题，首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持*.bdf为活动窗口状态，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出窗口选择文件类型为Verilog HDL，即可输出*.v顶层文件。然后再重设顶层文件，综合、仿真。

偏偏倒倒 · 发表于 2016-11-12 18:40:30

由于FPGA用原理图可移植性差，所以，基本不用原理图设计，因此，这个完全不是问题。

我被蜗牛欺负了 · 发表于 2016-11-12 19:02:04

楼主这个大字体要注意！

xukaiming · 发表于 2016-11-12 20:25:26

当心iD不保

litop · 发表于 2016-11-12 21:14:51

估计大多数都是编程，，，而不是画图，，

辰星和月 · 发表于 2016-11-12 23:49:24

这么大的字你是不想要号了么？

yf869778412 · 发表于 2016-11-28 10:02:08

现在用原理图的很少了吧，基本都是HDL了吧

mrlee866 · 发表于 2016-11-28 21:08:55

用bdf 还不如写HDL代码，RTL也很直观的啊

zxq6 · 发表于 2016-11-29 05:20:13

mrlee866 发表于 2016-11-28 21:08
用bdf 还不如写HDL代码，RTL也很直观的啊

嵌入的硬核也可以用hdl描述出来？

Quartus+ModelSim 经验：不能直接对原理图进行仿真，要转换成...

阿莫论坛20周年了！感谢大家的支持与爱护！！