搜索
收藏本版 (105) |订阅

FPGA 今日: 0|主题: 10118|排名: 37 

版主: wye11083
作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 2021-08-04通告:以后任何场合提及或暗示立创商城的,封锁ID一个月或3天处理 armok. 2021-8-4 4610172 bobde163 3 天前
全局置顶 隐藏置顶帖 18元/年、120元/年的付款会员正式开放在线购买【会员功能说明】 attach_img armok. 2020-5-22 9444581 panyanzhe 5 天前
全局置顶 隐藏置顶帖 阿莫敬告举报者:我已经查出你是谁,回头是岸 attach_img  ...2 armok. 2020-5-2 13753795 hfw9331 2021-9-3 16:05
全局置顶 隐藏置顶帖 向莫大学习,从今天开始有限解答C/C++/Xilinx方面的较难问题 attach_img  ...2 wye11083 2020-3-21 15547377 wye11083 2021-8-1 19:41
  版块主题   
截至20210914,最便宜的CPLD是哪款型号? 什么价格? gonboy 7 天前 12783 tjiefk 4 天前
请问,RISC-V的FPGA应该如何学习啊?网上没有资料、代码 yuguoyu123456 7 天前 10492 kitten 6 天前
开源ZYNQ AD9361/9363开发板EagleSDR Pi attach_img zkf0100007 2021-9-5 291148 zkf0100007 7 天前
[求助]请问FPGA源码有什么加密/扰码的方法吗? 新人帖 initrd 2021-8-6 7814 jarodzz 7 天前
继RISC-V推出抗衡ARM的全系列内核后,再推出RISC-V + FPGA架构SoC attach_img Eric2013 2018-12-10 244556 yuguoyu123456 7 天前
在用国产安路的FPGA,代码为什么总是会牵一发而动全身? xxdd 2021-9-8 151190 ackyee 2021-9-13 21:00
最近做了一块AGM FPGA实验板---谈国产FPGA的使用感受 attach_img heatlevel  ...2 htjgdw 2019-9-16 10112294 XIVN1987 2021-9-12 16:28
今天看了几家FPGA DDR部分的设计,都拿1.35V 的颗粒接1.5了,奇怪 attach_img ackyee 2021-4-12 71946 18502140163 2021-9-9 20:12
国产替代EP4CE6、E10、E22的FPGA有没有? zchong 2021-6-22 21196 18502140163 2021-9-9 20:07
verilog新手发一个自己写的spi核 zdg102 2021-8-31 5826 zdg102 2021-9-3 20:26
求购二手米联客 A7开发板 attach_img 道合顺Anna 2021-8-30 1449 polarbear 2021-8-31 15:17
自己收集的FPGA资料,给需要的朋友 精华 digest heatlevel  ...23456..12 bjj9217 2009-8-8 1106439192 道合顺Anna 2021-8-30 11:29
今天在写SDI编码算法的时候发现 加扰部分不是很明白,求助 attach_img ackyee 2021-8-28 1384 爱晴海玩偶 2021-8-28 17:28
wye11083大牛,两个GTX 共用同一个CLK 失败,求助 ackyee 2021-8-23 2519 ackyee 2021-8-25 13:26
xhdl-4.2.5安装与和谐文件 armok. 2021-8-23 1317 armok. 2021-8-23 20:00
求FPGA 入门推荐 新人帖 attach_img 道和顺李工 2021-7-27 131257 anning 2021-8-19 10:41
altera CPLD epm2210f256如何使用QUARTUSII设置上电IO状态 狂羁青马 2021-8-13 0443 狂羁青马 2021-8-13 11:46
artix 调用GTP 软件自动生成的自发自收程序,通讯50%概率失败 ackyee 2021-8-3 11660 wye11083 2021-8-13 11:07
求推荐 加密芯片,用于保护FPGA 的IP attach_img yirenonege 2021-6-29 111399 16888 2021-8-6 15:46
买到 EPM7032AE 假货?大家帮忙看看,附靓图 gongxd 2010-12-31 279885 cztian 2021-7-30 13:10
artix 和 KINTEX 之间用GTP,GTX跑相同参数的发送接收例程无法通讯 ackyee 2021-7-27 13691 ackyee 2021-7-28 13:59
fpga +W5300控制流程设计程序 armok. 2021-7-21 1699 armok. 2021-7-21 19:35
求骏龙fpga核心板的资料 tdatd 2021-7-19 0663 tdatd 2021-7-19 16:25
请教,Xilinx SDK的sdout,有没有办法输出到一个文件? attach_img xxdd 2021-7-16 3696 xxdd 2021-7-18 23:47
统计:想做一块xc7k325 核心板,采用DDR3内存条还是颗粒? attach_img heatlevel hxl_led 2018-9-13 564631 fengxin32 2021-7-12 22:43
有没有大神用FPGA做过eDP接口? attachment xxdd 2020-5-21 164053 zzz123456 2021-7-5 18:02
请大家推荐一下Artix7可用的配置芯片,试了好几款都不行 attach_img xxdd 2021-6-21 111289 advantech 2021-6-28 00:14
ASK、FSK、AM、PSK、FM芯片选型 scutfanyu 2013-8-19 152730 AUDIO_TANXIAOLI 2021-6-24 17:51
FPGA 的 gtp差分信号,定义管脚的时候软件里只能定义到N 奇怪 attach_img ackyee 2021-6-18 3910 ackyee 2021-6-22 13:09
【分享】转载GAL器件烧写时序资料 attachment t3486784401 2018-4-8 384460 wiisir 2021-6-14 19:53
XILINX HDMI IP核分辨率是由MCU 决定的 还是由AXI4的数据流决定的? ackyee 2021-5-24 11111 swdebug 2021-6-12 09:42
关于液晶屏DE模式的一点疑问。 attach_img hunningtu 2012-8-22 177021 swdebug 2021-6-12 09:38
HDMI IP接口AXI4最小2PPC的, 我SENSOR 过来是1PPC的,怎么对接呢? ackyee 2021-6-3 1956 swdebug 2021-6-12 09:33
开源 zynq EBAZ4205矿卡 vivado U-boot kernel debian 源代码 attach_img heatlevel  ...2 boyiee 2019-6-16 12917803 ackyee 2021-6-11 17:11
【已解决】移植XILINX官方的HDMI2.0 IP后输出4k60图像会有细微噪点 attach_img ackyee 2021-5-18 121612 astankvai 2021-6-9 10:04
crc校验的疑惑【标题不合格】 scq198501 2021-5-30 11006 armok. 2021-5-30 10:45
FPGA识别不了华邦W25Q的芯片,咋回事呀 新人帖 bingo_zhang 2021-3-19 62355 张小盒 2021-5-29 15:59
FPGA 视频图像处理 现在大家是裸奔写的多还是用HLS 用的多? ackyee 2021-5-26 41384 wye11083 2021-5-26 23:35
磁珠应该怎么选择 ? attachment chiptech 2013-11-25 205207 Gaga9199 2021-5-25 23:39
高云半导体的FPGA,有人用过吗,坑大不大? attach_img xxdd 2021-3-27 183605 orta1986 2021-5-25 13:25
verilog语句 assign Y= flag?(en?1'bz:a):1'b0;怎么转为vhdl attach_img 狂羁青马 2021-5-19 51131 狂羁青马 2021-5-22 09:27
基于FPGA 的数字下变频 cic hb fir滤波器的设计 attachment armok. 2021-5-20 11036 armok. 2021-5-20 18:26
请大家推荐一个 编译VIVADO 速度快的 电脑配置,或者小型服务器 预算1.5W以内 attach_img ackyee 2020-12-15 294599 neutronlmk 2021-5-19 05:04
大家帮忙看这个芯片有没有问题,A3P125, RroASIC3 attach_img xinjin 2021-5-13 311799 Doding 2021-5-17 17:58
有没有大佬研究过USB转JTAG和UART合二为一? attach_img zkf0100007 2020-3-9 275933 zkf0100007 2021-5-17 14:35
又对比了下 linux 下和 WIN10下的VIVADO 的编译速度 ackyee 2021-5-13 81855 swdebug 2021-5-13 12:12
5950x 和 i7 7700 在VIVADO 2018.3下对比 ackyee 2021-5-11 21358 ackyee 2021-5-11 16:10
不搞FPGA了,现分享红芯FPGA开发板的资料,陆续、分批上传~ attach_img heatlevel  ...2 tianming 2013-3-19 14918188 sxt 2021-5-8 15:54
红芯FPGA开发板资料分享,百度云盘 wzd5230 2014-8-9 273810 sxt 2021-5-8 15:37
FPGA S形加减速 求思路! attach_img liaub07 2017-10-12 113277 dt1239672197 2021-5-6 22:23
分享 Quartus II 9.1sp2 软件包 xiaohe669 2020-1-15 206707 xiaohe669 2021-5-6 21:29
实现 WS2812 Like 接口 attach_img Eworm001 2020-6-9 123652 zya2008 2021-5-4 11:16
请问如何在quartus中把2个SOF文件合成1个? tombfw 2021-4-30 01096 tombfw 2021-4-30 16:36
求助,有遇到过zynq的fpga能下载,arm不能下载的情况吗? bangbangji 2021-4-28 81448 wye11083 2021-4-29 21:35
关于Altera历史上(二十年前)所生产的可编程逻辑器件 attach_img cztian 2021-4-27 242389 zer0m419 2021-4-29 11:57
请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的,一定要加上吗? attach_img ackyee 2021-4-23 31279 swdebug 2021-4-26 15:29
悬赏 请教下的xilinx k7 160t -2等级 hdmi rx最大分辨率是多少? - [悬赏 100 汤圆] swdebug 2021-4-13 11433 swdebug 2021-4-23 16:15
FPGA进行高速GTP收发如两边晶振频率有细微差别,会丢数据吗? attach_img ackyee 2021-4-12 41538 zkf0100007 2021-4-21 15:55
去年画了 KINTEX160T的板子没有下程序只上电就能到50多度正常吗? ackyee 2021-4-14 71493 ackyee 2021-4-14 21:20
还有个FPGA DDR 的问题, 什么情况下BANK要接VRP,VRN,VREF等 ackyee 2021-4-12 11293 wye11083 2021-4-12 23:26
Xilinx Platform cable USB升级固件中断造成连不上如何处理? attach_img mangolu 2021-4-9 131887 mangolu 2021-4-10 19:38
求助:xilinx的两款CPLD求对比介绍 ShyFox 2021-3-29 202240 wiisir 2021-4-1 21:30
开搞OpenVizsla usb 协议分析仪 attach_img heatlevel  ...2 wxws 2019-10-25 12110647 XIVN1987 2021-4-1 11:44
谁有Digilent Spartan-3E官方例程代码? attach_img mangolu 2021-3-23 111647 mangolu 2021-3-25 19:00
求教HDMDI2.0 IP 用差分时钟代替可编程时钟固定频率该选多少 ackyee 2021-3-25 01246 ackyee 2021-3-25 13:22
Xilinx 下载器 Digilent JTAG-HS3 所有资料 attachment heatlevel  ...2 gwnpeter 2018-9-12 14222304 我做我的王 2021-3-24 10:08
请教一个关于ZYNQ DDR方面的问题,PS 和PL 是否都需要接DDR ackyee 2021-3-23 211841 zxq6 2021-3-24 08:39
综合时自动插入Clock gating来减小面积和功耗.docx attachment armok. 2021-3-23 11210 armok. 2021-3-23 20:05
请教大家,vivado下,如何直接在hdl代码里添加时序约束? xxdd 2021-3-23 01318 xxdd 2021-3-23 08:57
凌阳爱普FPGA开发板资料求助 attach_img wuq_cody 2021-3-19 21644 kafeiwutang 2021-3-19 20:46
带DELAYCTRL的SelectIO模块,编译报错REFCLK不同,怎么处理? xxdd 2021-3-15 71616 wye11083 2021-3-16 19:39
有没有坛友用过开源的DDR3控制器软核,可否推荐一下 xxdd 2021-3-14 171883 xxdd 2021-3-15 12:04
对于vivado不支持的spi flash型号,有没有办法强制烧录? xxdd 2021-3-10 61793 wye11083 2021-3-10 16:44
xlinx的FPGA 一般简单开发调试烧写用ISE这个工具就可以了么,能否分享下下载链接 justdomyself 2021-1-25 42114 wye11083 2021-3-6 01:16
求教,XILINX官方ZYNQ电路IO直接输出HDMI,为什么大家还是喜欢用专用RGB888转HDMI ackyee 2021-3-5 21761 wye11083 2021-3-5 21:31
有没有人用过Artix-7 pll的动态重配置功能,重配置后lock信号为什么会一直为低? xxdd 2021-3-2 21514 xxdd 2021-3-2 18:20
个人对GAL系列简单可编程逻辑器件(SPLD)烧录方法的总结,请多加指教! 新人帖 attach_img cztian 2021-1-18 152549 simplorer 2021-3-2 17:28
需封装自定义的Axi总线IP, 请推荐一个verilog的模板 swdebug 2021-3-1 41615 denike 2021-3-1 15:36
论SSTL/HSTL用作高速低精度(四位以内)模数转换的可行性? attach_img cztian 2021-2-18 51774 cztian 2021-2-27 13:12
请教VHDL语法不同端口映射同一个端口的问题 attach_img 阿豪博士 2021-2-22 181826 cztian 2021-2-24 17:46
generate SpinalHDL BlackBox from Verilog File Utils 脚本共享 attachment Eworm001 2020-4-30 72691 snowy 2021-2-24 16:19
CPLD项目实践需求:求一些创新的好玩的小项目,其中用到CPLD的技术。 rei1984 2020-9-25 395040 cztian 2021-2-24 13:23
几本FPGA相关书籍;The Design Warrior's Guide To FPGAs等 tear086 2010-6-28 135326 ggaaoo 2021-2-21 22:36
RTL8211EG芯片上电之后网口不亮,网络也ping不通 attach_img xqn2012 2020-8-5 103687 xqn2012 2021-2-20 19:00
对1.2Gbps的高速差分信号,进行4倍过采样实现CDR,怎么设计比较合理? xxdd 2021-2-18 111887 wye11083 2021-2-18 22:36
4路MIPI CSI camera同步采集,有啥方案推荐么 attach_img huangdog 2021-2-18 71942 huangdog 2021-2-18 13:50
LVDS跨bank讲究 again 2021-1-22 32099 leeseel 2021-2-9 21:55
有用过Altera MAX 5000系列(EPM5032)的朋友吗? attach_img cztian 2021-2-9 171943 cztian 2021-2-9 14:37
申请阿莫下载:sony的SLVS-EC接口协议规范 attachment lulinchen 2021-2-8 21777 armok. 2021-2-9 09:54
纯FPGA实现的收音机 精华 attach_img digest heatlevel  ...2 小LV要加油 2018-5-15 10617925 lucky_jeck 2021-2-6 14:08
请大家帮忙在pudn上下载本书《FPGA/CPLD应用设计200例》 liuzq1981 2018-4-28 213321 phenomenon 2021-2-4 01:05
有没有人用过microblaze,读写一次外设,要20个时钟周期时,有无办法加速? attach_img xxdd 2021-1-30 51932 xxdd 2021-1-31 01:59
悬赏 请教一下,xilinx 7系列的MIG DDR3控制器,app_addr与ddr颗粒的物理空间是怎么对应的? - [悬赏 100 汤圆] attach_img xxdd 2020-12-31 22262 zhujiezuo 2021-1-30 15:07
发个花了2天时间为了降低~200个LUT而做的16位专用处理器 精华 attachment digest heatlevel wye11083 2018-11-16 466222 zya2008 2021-1-30 15:06
请问有在赛灵思spartan-6实现uart的MODBUS协议吗? 阿豪博士 2021-1-25 31908 阿豪博士 2021-1-27 16:07
离奇的DDR3时序问题——疑似国产DDR3不完全兼容JEDEC规范 wye11083 2020-6-8 214254 wye11083 2021-1-21 10:16
有个比较初级的问题请教,用逻辑堆的串转并,和用SERDES 的串转并有什么区别? ackyee 2021-1-19 61999 prow 2021-1-20 21:16
怎么实现LED白平衡自动调达? attachment 大哥年 2016-5-27 193776 rongshengju02 2020-12-26 16:49
国产FPGA求推荐 QuietE 2020-9-30 204502 bingo_zhang 2020-12-25 17:01
对于vivado sdk中是否有xvc功能? xiehao123xiehao 2020-12-24 41869 xiehao123xiehao 2020-12-25 09:30
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2021-9-21 18:34

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块