搜索
收藏本版 (105) |订阅

FPGA 今日: 0|主题: 10078|排名: 9 

作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 18元/年、120元/年的付款会员正式开放在线购买!【会员功能说明】 attach_img armok. 2020-5-22 7530005 zzz957073649 昨天 20:06
全局置顶 隐藏置顶帖 阿莫敬告举报者:我已经查出你是谁,回头是岸 attach_img  ...2 armok. 2020-5-2 13439646 luxin029 2021-2-27 20:11
全局置顶 隐藏置顶帖 向莫大学习,从今天开始有限解答C/C++/Xilinx方面的较难问题 attach_img  ...2 wye11083 2020-3-21 14435990 lzlym182 2021-2-9 11:38
  版块主题   
还有个FPGA DDR 的问题, 什么情况下BANK要接VRP,VRN,VREF等 New ackyee 昨天 21:54 149 wye11083 昨天 23:26
今天看了几家FPGA DDR部分的设计,都拿1.35V 的颗粒接1.5了,奇怪 attach_img New ackyee 昨天 15:12 6356 canopen 昨天 23:16
FPGA进行高速GTP收发如两边晶振频率有细微差别,会丢数据吗? attach_img New ackyee 昨天 09:48 3160 wye11083 昨天 11:03
FPGA识别不了华邦W25Q的芯片,咋回事呀 新人帖 bingo_zhang 2021-3-19 5734 dz20062008 昨天 10:52
Xilinx Platform cable USB升级固件中断造成连不上如何处理? attach_img New mangolu 4 天前 13266 mangolu 3 天前
求助:xilinx的两款CPLD求对比介绍 ShyFox 2021-3-29 20837 wiisir 2021-4-1 21:30
开搞OpenVizsla usb 协议分析仪 attach_img heatlevel  ...2 wxws 2019-10-25 1218132 XIVN1987 2021-4-1 11:44
高云半导体的FPGA,有人用过吗,坑大不大? attach_img xxdd 2021-3-27 13968 linjpxt 2021-3-30 21:24
请大家推荐一个 编译VIVADO 速度快的 电脑配置,或者小型服务器 预算1.5W以内 ackyee 2020-12-15 201919 canopen 2021-3-27 01:49
谁有Digilent Spartan-3E官方例程代码? attach_img mangolu 2021-3-23 11406 mangolu 2021-3-25 19:00
求教HDMDI2.0 IP 用差分时钟代替可编程时钟固定频率该选多少 ackyee 2021-3-25 0219 ackyee 2021-3-25 13:22
Xilinx 下载器 Digilent JTAG-HS3 所有资料 attachment heatlevel  ...2 gwnpeter 2018-9-12 14218885 我做我的王 2021-3-24 10:08
请教一个关于ZYNQ DDR方面的问题,PS 和PL 是否都需要接DDR ackyee 2021-3-23 21457 zxq6 2021-3-24 08:39
综合时自动插入Clock gating来减小面积和功耗.docx attachment armok. 2021-3-23 1234 armok. 2021-3-23 20:05
请教大家,vivado下,如何直接在hdl代码里添加时序约束? xxdd 2021-3-23 0249 xxdd 2021-3-23 08:57
凌阳爱普FPGA开发板资料求助 attach_img wuq_cody 2021-3-19 2484 kafeiwutang 2021-3-19 20:46
带DELAYCTRL的SelectIO模块,编译报错REFCLK不同,怎么处理? xxdd 2021-3-15 7355 wye11083 2021-3-16 19:39
有没有坛友用过开源的DDR3控制器软核,可否推荐一下 xxdd 2021-3-14 17624 xxdd 2021-3-15 12:04
对于vivado不支持的spi flash型号,有没有办法强制烧录? xxdd 2021-3-10 6543 wye11083 2021-3-10 16:44
xlinx的FPGA 一般简单开发调试烧写用ISE这个工具就可以了么,能否分享下下载链接 justdomyself 2021-1-25 4926 wye11083 2021-3-6 01:16
求教,XILINX官方ZYNQ电路IO直接输出HDMI,为什么大家还是喜欢用专用RGB888转HDMI ackyee 2021-3-5 2641 wye11083 2021-3-5 21:31
有没有人用过Artix-7 pll的动态重配置功能,重配置后lock信号为什么会一直为低? xxdd 2021-3-2 2420 xxdd 2021-3-2 18:20
个人对GAL系列简单可编程逻辑器件(SPLD)烧录方法的总结,请多加指教! 新人帖 attach_img cztian 2021-1-18 151224 simplorer 2021-3-2 17:28
需封装自定义的Axi总线IP, 请推荐一个verilog的模板 swdebug 2021-3-1 4517 denike 2021-3-1 15:36
【分享】转载GAL器件烧写时序资料 attachment t3486784401 2018-4-8 302566 t3486784401 2021-2-28 00:16
论SSTL/HSTL用作高速低精度(四位以内)模数转换的可行性? attach_img cztian 2021-2-18 5715 cztian 2021-2-27 13:12
请教VHDL语法不同端口映射同一个端口的问题 attach_img 阿豪博士 2021-2-22 18707 cztian 2021-2-24 17:46
generate SpinalHDL BlackBox from Verilog File Utils 脚本共享 attachment Eworm001 2020-4-30 71525 snowy 2021-2-24 16:19
CPLD项目实践需求:求一些创新的好玩的小项目,其中用到CPLD的技术。 rei1984 2020-9-25 393444 cztian 2021-2-24 13:23
几本FPGA相关书籍;The Design Warrior's Guide To FPGAs等 tear086 2010-6-28 134089 ggaaoo 2021-2-21 22:36
RTL8211EG芯片上电之后网口不亮,网络也ping不通 attach_img xqn2012 2020-8-5 102027 xqn2012 2021-2-20 19:00
对1.2Gbps的高速差分信号,进行4倍过采样实现CDR,怎么设计比较合理? xxdd 2021-2-18 11719 wye11083 2021-2-18 22:36
4路MIPI CSI camera同步采集,有啥方案推荐么 attach_img huangdog 2021-2-18 7713 huangdog 2021-2-18 13:50
LVDS跨bank讲究 again 2021-1-22 3980 leeseel 2021-2-9 21:55
有用过Altera MAX 5000系列(EPM5032)的朋友吗? attach_img cztian 2021-2-9 17772 cztian 2021-2-9 14:37
申请阿莫下载:sony的SLVS-EC接口协议规范 attachment lulinchen 2021-2-8 2639 armok. 2021-2-9 09:54
纯FPGA实现的收音机 精华 attach_img digest heatlevel  ...2 小LV要加油 2018-5-15 10614941 lucky_jeck 2021-2-6 14:08
请大家帮忙在pudn上下载本书《FPGA/CPLD应用设计200例》 liuzq1981 2018-4-28 212077 phenomenon 2021-2-4 01:05
有没有人用过microblaze,读写一次外设,要20个时钟周期时,有无办法加速? attach_img xxdd 2021-1-30 5779 xxdd 2021-1-31 01:59
悬赏 请教一下,xilinx 7系列的MIG DDR3控制器,app_addr与ddr颗粒的物理空间是怎么对应的? - [悬赏 100 汤圆] attach_img xxdd 2020-12-31 2959 zhujiezuo 2021-1-30 15:07
发个花了2天时间为了降低~200个LUT而做的16位专用处理器 精华 attachment digest heatlevel wye11083 2018-11-16 464674 zya2008 2021-1-30 15:06
有没有大神用FPGA做过eDP接口? attachment xxdd 2020-5-21 152427 BS_good200xy 2021-1-29 16:44
请问有在赛灵思spartan-6实现uart的MODBUS协议吗? 阿豪博士 2021-1-25 3869 阿豪博士 2021-1-27 16:07
离奇的DDR3时序问题——疑似国产DDR3不完全兼容JEDEC规范 wye11083 2020-6-8 212908 wye11083 2021-1-21 10:16
有个比较初级的问题请教,用逻辑堆的串转并,和用SERDES 的串转并有什么区别? ackyee 2021-1-19 6881 prow 2021-1-20 21:16
怎么实现LED白平衡自动调达? attachment 大哥年 2016-5-27 192557 rongshengju02 2020-12-26 16:49
国产FPGA求推荐 QuietE 2020-9-30 203102 bingo_zhang 2020-12-25 17:01
对于vivado sdk中是否有xvc功能? xiehao123xiehao 2020-12-24 4796 xiehao123xiehao 2020-12-25 09:30
哪位大神有smartlynq的相关代码,实现原理? xiehao123xiehao 2020-12-24 0736 xiehao123xiehao 2020-12-24 17:55
【有偿求助】关于FPGA实现低功耗DDR控制器的需求 qhq5607 2020-12-10 131302 ddxoxpp 2020-12-24 13:53
Xilinx IP核解密源码 attachment heatlevel tiancai_ 2014-8-17 6620115 ddxoxpp 2020-12-24 12:12
摄像头的mipi信号可以直接用FPGA的LVDS接口接收吗? xxdd 2020-12-21 2991 zkf0100007 2020-12-23 10:06
zynq的光纤如何跟电脑通信? zxq6 2020-12-19 61194 zkf0100007 2020-12-23 10:02
有没有谁用altera的CPLD EPM240,怎样通过MCU烧录 attachment 夏日么么茶 2017-9-18 132978 zhanyanqiang 2020-12-21 21:42
cpld在线升级,有个jbi_delay的函数需要改,谁有经验? 新人帖 sara-he 2013-4-5 82619 zhanyanqiang 2020-12-21 21:40
请教,EPM240 是否有独立烧写的软件,脱机烧写 danfeidie 2020-9-3 91824 zhanyanqiang 2020-12-21 21:01
ZYNQ LWIP接收包数据无法超过1500,有什么办法进行配置了 xiehao123xiehao 2020-12-18 71087 vtte 2020-12-19 13:33
xilinx XVC无法进行下载bit文件 xiehao123xiehao 2020-12-18 0774 xiehao123xiehao 2020-12-18 09:13
使用TCL脚本对应ZYNQ进行固化,固化失败 xiehao123xiehao 2020-12-9 21021 xiehao123xiehao 2020-12-17 17:52
xilinx XVC进行下载bit文件 xiehao123xiehao 2020-12-17 0768 xiehao123xiehao 2020-12-17 17:49
原创:一步一步学习开源32位CPU or1200(众多的IP core,三年来的资料,收集,全部奉送, 精华 digest heatlevel  ...23456..7 hxl_led 2010-12-19 65288049 zh17863917115 2020-12-16 21:11
明天 last day,预计至少一个月的休息时间,免费帮忙开发 FPGA 程序兼练手 abutter 2020-4-29 676239 xxdd 2020-12-16 11:38
大伙FPGA芯片都是从哪里买的?Xilinx Lattice Altera ziruo2002ab 2020-11-27 11283 bingo_zhang 2020-12-16 10:12
ZYNQ的ILA可以探测EMIO的信号吗 attach_img suebillt 2020-11-23 41069 suebillt 2020-12-13 21:19
网上叼来的 : xilinx平台DDR3设计中文版教程 attachment lans0625 2013-12-11 112566 大白 2020-12-10 16:09
我的ZYNQ FPGA接收AM广播成功了, attach_img heatlevel gongcsf 2018-11-13 548945 420277228@qq.co 2020-12-10 10:58
《CPU自制入门》《自己动手写CPU》完本带详细书签 attach_img heatlevel 独孤帅 2016-2-9 7611138 kxm2008 2020-12-9 15:08
寻找eMMC读写IP feiban001 2020-12-6 0915 feiban001 2020-12-6 22:32
CPLD如何实现频率相加? attach_img qiang6091 2014-2-18 302846 huangqi412 2020-12-6 09:17
有没有人做过XC6SLX16-3CSG324C + 2 X DDR3的方案,想付费购买一套硬件方案 xxdd 2020-9-13 141975 wye11083 2020-12-2 22:50
开源 zynq EBAZ4205矿卡 vivado U-boot kernel debian 源代码 attach_img heatlevel  ...2 boyiee 2019-6-16 12514042 sddzycnq 2020-12-2 13:27
请教下Xilinx 7系列的FPGA,配置引脚可以复用为普通IO吗? attach_img xxdd 2020-11-26 31028 li3962183775 2020-12-1 14:37
第一次发现 FPGA电平触发 仿真和实际是有区别的 ,没有延时 attach_img ackyee 2020-11-30 131267 ackyee 2020-12-1 08:37
AG1280 CPLD还生产吗 chenchaoting 2020-11-28 51222 y595906642 2020-11-29 22:51
LED彩屏开源项目征集帖 wxb1986527525 2011-5-6 718122 minier 2020-11-28 10:07
询问Xilinx FPGA购买渠道 超群天晴Surp 2020-4-22 163181 dongzhiqing 2020-11-27 22:13
求助:Xilinx FPGA输出百兆时钟的管脚选择问题 attach_img Ross_Geller 2020-11-5 161727 dongzhiqing 2020-11-27 17:39
pwm子模块占用资源过大,求优化方法 hspydf 2020-11-16 71396 abutter 2020-11-18 18:08
XILINX AXI_CAN IP要收费吗? n7400243 2020-3-17 134740 zkf0100007 2020-11-16 20:19
请问EPM3000系列CPLD用Quartus 哪个版本支持开发 attach_img waferhit 2020-3-2 284964 rei1984 2020-11-16 11:37
请大家推荐一款差分输出的有源晶,驱动FPGA的收发器 attach_img xxdd 2020-10-31 51198 hcambridge 2020-11-9 14:51
求助,帮忙看看代码什么问题 hspydf 2020-11-8 11069 wye11083 2020-11-8 22:30
stm32的mco输出时钟,可以作为fpga的输入吗? zxq6 2020-10-30 71386 zxq6 2020-11-8 16:29
CPLD里有没有管脚比较少,价格10元以内的,容易买到的型号 attachment rei1984 2020-11-7 121897 carefree1986 2020-11-8 10:33
UART的FPGA实现过程 - 附完整的FPGA,ModelSim,MCU代码和工程,以及实现文档 精华 digest heatlevel  ...2 adeko 2009-5-20 14831392 wjs81906 2020-11-7 07:52
请教下 SDI 的 EAV SAV 中的 XYZ要怎么表示 attach_img ackyee 2020-10-29 81261 swdebug 2020-11-4 23:43
求助,看看这段Verilog有什么问题, hspydf 2020-11-4 21079 hspydf 2020-11-4 21:46
有谁用过高云的FPGA嘛,有没有什么BUG? shenzw5984 2020-11-4 162103 wye11083 2020-11-4 12:14
求助,一段Verilog代码,看看哪里不对. hspydf 2020-11-3 11105 swdebug 2020-11-3 23:34
有人有FPGA 自定义协议的串口通信源码没?我想参考下. hspydf 2020-11-1 71354 rei1984 2020-11-2 22:45
从FPGA到制作集成电路有相关书籍吗? attachment yjamdfhqjs 2018-8-9 214894 pone1 2020-11-2 22:17
实现 WS2812 Like 接口 attach_img Eworm001 2020-6-9 112303 clesun 2020-11-2 09:04
近期有个案子选FPGA,一搜发现MAX10的帖子和应用网页很少 liwei_jlu 2020-10-30 171853 xxdd 2020-11-1 21:00
请教一下,DDR3如果不用字节操作,可以把DM直接接地吗? attach_img xxdd 2020-10-31 21175 xxdd 2020-10-31 13:45
分享 Quartus II 9.1sp2 软件包 xiaohe669 2020-1-15 164911 mangolu 2020-10-31 10:28
请教一下,对于artix-7,如果VCCO_14电压为2.5V,那么是不是VCCO_0也必须为2.5V? xxdd 2020-10-27 101397 hugohehuan 2020-10-31 00:10
在一个参考设计上看到DDR3差分时钟的终端用了阻容网络,有什么意义? attach_img xxdd 2020-10-28 91629 wye11083 2020-10-29 10:27
求Xilinx和altera最新的开发软件 mangolu 2020-10-27 151670 mangolu 2020-10-28 12:33
有人用fpga做过数字CDR吗,xilinx 7系列能否稳定实现8倍过采样? xxdd 2020-10-26 31240 wye11083 2020-10-26 17:29
DDS ip核产生sin与cos,输出到DAC这个过程是怎样的 xiehao123xiehao 2020-10-12 31433 xyz543 2020-10-25 13:23
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2021-4-13 02:22

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块