- 上传2份 XILINX FPGA时序约束资料 (4篇回复)
- 求助modlesim编译正常点仿真没反应不知道是什么问题 (3篇回复)
- 一篇好论文 基于锁相环的时间同步机制与算法 (1篇回复)
- Nexys3 Spartan6 FPGA开发板/学习板 Digilent 500元包邮 (13篇回复)
- 放一些我 iCore2 ARM / FPGA 双核心板的资料, 高清大图哦 (80篇回复)
- 谁做过altera的IP核的时序仿真?请教网表文件怎么用 ? (0篇回复)
- FPGA与arm接口问题 (10篇回复)
- 使用quartus自带FIFO产生的bsf怎么更改设置呢? (14篇回复)
- 图像处理计算速度是fpga快,还是cuda快 (12篇回复)
- 出个全新Xilinx FPGA Digilent Nexys3 Spartan-6 (14篇回复)
- EP2C8Q208C8N封装 (9篇回复)
- DRAM,SRAM,SDRAM的关系与区别(困惑我很久的东西) (41篇回复)
- 如何使80个io口同时输出低电平? (16篇回复)
- CPLD/FPGA学习前期了解 (4篇回复)
- verilog 两个同频率方波,怎样检测得出相位差,相位差用方... (18篇回复)
- 【资料共享】AvnetX-fest2014演讲PDF免费下载 (7篇回复)
- 为de1-soc做了一个子卡,视频输入加千兆网卡,上传原理图。 (9篇回复)
- quartus ii 11卸载问题 (0篇回复)
- verilog 简单开关级描述无法综合 请大神赐教! (7篇回复)
- 用verilog对外部脉冲计数,计数一分钟,定时器和计数器怎.... (9篇回复)
- wm8731采的模拟电压VCCA和模拟低GNDA 波动要求? (2篇回复)
- 谁有lattice的编程下载软件isplever,版本不用太高 (0篇回复)
- 扔掉SDRAM吧!再来个垃圾DDR1代FPGA控制器! (15篇回复)
- 玩过面阵CCD的前辈帮忙看看这是什么问题.. (19篇回复)
- zynq zc706中时钟缓冲器BUFIO2的问题 (3篇回复)
- 时序约束set_input_delay选项-source_latency_included的用法 (5篇回复)
- 有人愿意换板子嘛?? (60篇回复)
- FPGA DE-115的FDF文件 (4篇回复)
- 总结 FPGA难学 的几大原因(转) (106篇回复)
- 电源旁路电容 (16篇回复)
- 关于FPGA开发的问题1 (7篇回复)
- Altera FPGA怎么在不掉电的情况下从用户模式重新进入重配置? (2篇回复)
- AD采集到的数据如何模糊化 (0篇回复)
- 华清远见嵌入式视频+FPGA开发实用教程(第2版)配书光盘 (10篇回复)
- 有偿求帮忙写一个CPLD程序 (16篇回复)
- xilinx的RAM综合问题(同步和异步) (9篇回复)
- 今天碰到怪事,用FPGA做一组8位双向IO,部分管脚被拉低. (0篇回复)
- verilog的parameter参数,放一个文件里,不能include包含? (3篇回复)
- [新书下载] FPGA Prototyping By VHDL/Verilog Examples (17篇回复)
- generate_hps_qsys_header.sh 在工程目录下找不到 (1篇回复)
- MODELSIM仿真的问题 (1篇回复)
- 有没有ALTERA的HSMC接口的扩展IO板或者X的FMC扩展板 (0篇回复)
- 新建NIOS工程的问题 (1篇回复)
- 求推量产中的32M*16bits的低电压SDRAM型号? (9篇回复)
- VHDL作息系统程序分享 (3篇回复)
- 门外汉,咨询大家一个有关fpga的问题 (22篇回复)
- quartus 如何修改菜单栏字体大小? (2篇回复)
- 时序逻辑中,像下面这样写 没问题吧 ? (9篇回复)
- 国产FPGA的“新声”——高云半导体FPGA系列产品面世 (46篇回复)
- 发个帖子监督我自己学习FPGA (38篇回复)
- 想问一下怎么根据DDR2上的丝印查他的速度 (1篇回复)
- 高云发布FPGA产品-朝云系列 (6篇回复)
- altera 生成pll 锁相环的时候,是否选择arest locked? (2篇回复)
- 谁用altera家的 ddr2 ip核做过时序仿真 ? (0篇回复)
- 问个MODELSIM仿真问题 (9篇回复)
- 神器X-HDL3:VHDL、Veilog互转,已测试,相当强悍 (284篇回复)
- FPGA板上普通的2.54mm插针可以过100M的时钟信号吗?用来做LVDS (16篇回复)
- FPGA与ARM主频讨论 (23篇回复)
- FPGA 4Mbyte图片如何存储 (17篇回复)
- 请教高手:25x40可以做fpga的配置芯片吗? (1篇回复)
- 高云发布FPGA产品-云源设计软件 (2篇回复)
- 写一个我成功安装MODESIM 10.1过程 (0篇回复)
- 有做过 自适应曼码解码 的吗? (4篇回复)
- 时序逻辑里always后的变量表问题 ? (3篇回复)
- 在FPGA中嵌入Cortex M0,怎么使用KEIL 调试? (42篇回复)
- 现在正在量产的32M*16bits的 sdram是什么型号? (18篇回复)
- [找工作]2015年毕业生找一份FPGA相关的工作 (40篇回复)
- 高云发布IP软核平台-星核计划 (6篇回复)
- PWM流水灯, (15篇回复)
- cordic 算法在fpga上 求相位差 哪些大神弄过 (1篇回复)
- 写了个数字屏AT070TN92 的CPLD测试程序,就是不知道为什么屏幕一直在滚动。 (53篇回复)
- 谁用过wm8731 图中fs是个什么单位 ? (5篇回复)
- DSP+FPGA的问题 (10篇回复)
- 有注册altera的mysupport的吗 ?没有软件license 能否注册? (0篇回复)
- verilig 编写的串口程序问题 (8篇回复)
- c语言如何实现bmp图像压缩 (2篇回复)
- DSP builder 13.0 破解,亲测可用 (24篇回复)
- 一个高速UART+2个SPI+简单逻辑,那款CPLD资源够用? (35篇回复)
- 求助:altera fpga远程更新问题,急!! (3篇回复)
- 求教!下载ACTEL的APA150显示:executing action verify failed,exit 11 (0篇回复)
- 本人现有一块FPGA开发板,FPGA芯片是cyclone2的,随板有一大堆说明都是英文的也看不太懂 (16篇回复)
- 【求建议】FPGA编译用PC应使用怎样配置? (10篇回复)
- Altera及其代理商将在10月至11月在8城市举办免费技术研讨会 (31篇回复)
- Altera FPGA IO口驱动电流的理解 (0篇回复)
- 看上面有发呼吸灯的,我也发个Verilog 查表法的呼吸灯 (25篇回复)
- 使用modelsim 仿真altera的ip core ,*.ocp *.vo *.iv如何用? (0篇回复)
- verilog状态机 写100个状态的时候,是否好用 ? (11篇回复)
- 快要被 NIOS II "Downloading Elf Process failed"搞死 (7篇回复)
- EPM240输出100MHz方波的问题 (26篇回复)
- Xilinx的Serdes接口可否和TI的SerDes接口芯片通讯 (5篇回复)
- FPGA中verilog和NIOSS共存的问题请教? (10篇回复)
- verilog 多端口切换?下面这样可以吧? (8篇回复)
- 有人试过opencv向fpga上移植吗 (11篇回复)
- 求助:找不到类别的DLL? (5篇回复)
- 51单片机+ISD1760语音芯片设计+12864显示 (14篇回复)
- virtualbox file include eda tool (11篇回复)
- 讨论一下CPLD破解难度有多大? (20篇回复)
- Xilinx,SDK链接问题 (5篇回复)
- 求助,,解决多个always对同一个赋值的问题.. (9篇回复)
- quartus的pll模块为什么是灰的,不能调用(芯片 EP2C8Q208C8N) (4篇回复)