- 共享FPGA资料(VERILOG) (9篇回复)
- 分享一下,攒人品!自己写的NIOS II下的SPI IP (18篇回复)
- ALTERA & INTEL 的最新结晶品 (27篇回复)
- 没钱开饭,出块板子 (30篇回复)
- 做64个串口设备,用什么方案好? (26篇回复)
- R61509部分中文DATASHEET (8篇回复)
- 怎样消除chipscope对逻辑的影响? (1篇回复)
- 问几个使用DDR2RAM时遇到的问题 (1篇回复)
- modelsim仿真出现问题 (2篇回复)
- cdc文件的加入对工程有影响吗? (7篇回复)
- 基于CPLD+AD2S1200实现的旋变解码 (37篇回复)
- quartus12.1sp1 支持的dsp builder 版本有哪些,当前matlab为R2013a (0篇回复)
- 时钟约束 (2篇回复)
- ERROR:Place:1205 - This design contains a global buffer instance (0篇回复)
- quartus ii 下载cpld的时候,CFM、UFM两个选项的作用是什么 (5篇回复)
- 问一个关于signaltap的问题 (6篇回复)
- ISE设计报告 (1篇回复)
- RAM读写后仿真 (2篇回复)
- FPGA中时序收敛的含义,请高手解释一下。 (11篇回复)
- 请问ALTERA的这两种BGA封装有什么不同? (10篇回复)
- modelsim-altera仿真nco 出现“Instantiation of 'oper_mux' failed.” (2篇回复)
- ARM与FPGA之间的数据传输(出现问题,请高手帮忙,附源程序) (30篇回复)
- MegaCore Function Generation Error IP Functional Simulation Model Creation Fa... (1篇回复)
- FPGA模拟ps2协议 (7篇回复)
- verilog里面如何判断同一个时钟的上升和下降沿 (13篇回复)
- 求助:quartus 调用modelsim-altera仿真IPcore Error loading design (5篇回复)
- CycloneIV EP4CE30 EPCS16无法BOOT NIOSII系统的问题 (3篇回复)
- quartus 哪个版本比较稳定 支持cyclone V (0篇回复)
- V5-FPGA-GTX差分接收端口接地问题 (3篇回复)
- 请教2段程序基本一样,竟然1段能运行1段不能运行verilog语言 (23篇回复)
- 交换机本身的MAC地址是否会有重复的情况出现呢 ? (4篇回复)
- 分享一个已下载好的郭天祥十天学会CPLD视频 (16篇回复)
- QuartusII +modelsim-altera的后仿真 VHDL版 (16篇回复)
- 如何把FPGA的V文件编译成不可见代码的IP核 (5篇回复)
- 记得以前有一个帖子是关于cy7c68013的里面包含了好多驱动 (0篇回复)
- 世上最强板图(28层板,16片Virtex-4 LX200)【恢复】 (71篇回复)
- QuartusII 12.0 发布 , 含和谐文件 (155篇回复)
- 最近在调试AX88180,MACID读写总是为0,请帮忙建议建议 (5篇回复)
- 如何让等精度频率计实时更新数据? (6篇回复)
- 请问坛子里的有哪位用Verilog做过图像JPEG硬件压缩吗? (5篇回复)
- 发一个自己写的VGA的avalon总线IP核 (5篇回复)
- 有没有好的Verilog视频教程,请推荐一下 (5篇回复)
- Verilog里面怎么判断2个信号是相同的? (3篇回复)
- 请教为何我的同步FIFO没有写入操作usedw就为1? (1篇回复)
- 大家 写fpga代码,是习惯用状态机还是用延时处理 ? (6篇回复)
- ise软件有没有类似于quartus ii handbook之类的 说明书? (0篇回复)
- verilog的 inter ,real, time,realtime只能用于仿真吧? (4篇回复)
- 有没有专门讲解FPGA用于数字信号处理的好书 (20篇回复)
- 请教有源晶振和FPGA之间用电容或者电阻连接有什么区别? (6篇回复)
- 跪求ModelSim_Altera (5篇回复)
- 求教FPGA测试两路信号同时为上升沿/下降沿。 (12篇回复)
- 请教, 有没有FPGA LVDS信号专用的座子? (7篇回复)
- NIOS 中 *(short *)&buf[1]=0x1234,buf没存储到正确数值 (2篇回复)
- 新手求问,FPGA生成的RTL图是不是一定要学会看懂 (25篇回复)
- 一个从16M RC振荡器 得到标准32K时钟的问题 (7篇回复)
- 【咨询】可替换LATTICE的LFXP3-3T144C/3TN144C的FPGA (2篇回复)
- xilinx下DCM级联PLL的问题,pll的驱动 几个always模块,出问题 (5篇回复)
- 如何保证 DCM PLL在一个CMT内呢? (0篇回复)
- 晕死,quartus 15.0总是去找一个工程里没有的sdc文件 (3篇回复)
- 大家都在哪些职位耕耘呢? (16篇回复)
- ise 开发环境下,可以这样初始化 寄存器吗 ? (14篇回复)
- 特权《深入浅出玩转FPGA/CPLD》:视频教程配套的部分例程源码 (49篇回复)
- 十天学会CPLD视频(郭大侠)分享 (39篇回复)
- <=和=符号的区别,请各位大虾解惑 (6篇回复)
- cpld,串口调试分享和疑问 (5篇回复)
- FPGA 双摄像头输入 LCD色差输出 (17篇回复)
- ASIC设计和FPGA设计有啥区别 ? (5篇回复)
- 大家 做 时序仿真吗 ? (7篇回复)
- FPGA的中文翻译是现场课编程门阵列,“现场”如何理解? (15篇回复)
- ise warning的报警出错位置哪里看? (3篇回复)
- verilog条件赋值能嵌套吧? (6篇回复)
- 请教关于verilog中if-else的行为问题 (14篇回复)
- 寻找Quartus 13 器件库 (2篇回复)
- xilinx 的 dcm 或 PLL 的 locked 输出只接到DCM或pll的 reset (3篇回复)
- 这个FPGA XC3S250 相当于多大容量的通用MCU,咋选型呢? (15篇回复)
- 分频的时钟信号能否作为always的时钟? (24篇回复)
- 求助FPGA控制从opencore上下载的CAN IP核程序 (2篇回复)
- DDR2的仿真 (0篇回复)
- FPGA和高速ADC时钟供给问题~ (6篇回复)
- 看到xilinx的spantan 6里 clcoking wizard有个jitter unit,啥意思? (0篇回复)
- 锁存器 latch有用吗 ? (7篇回复)
- spantan 6一个10m的输入时钟 如何产生 100m和 25m的时钟? (14篇回复)
- 贡献一本好书, Verilog HDL程序设计实例详解 (83篇回复)
- UCOS II IAR-AVR 更改路径后编译错误 求助 (3篇回复)
- 求个NIOSII开发人员 (16篇回复)
- spantan-6 的 一个输入pin的clk能否作为两个pll的输入? (2篇回复)
- verilog hdl 状态机设计实例 (7篇回复)
- 画了个FPGA测试用的PCB,找喷子来了 (36篇回复)
- 哪位大神做过液晶驱动板么? (2篇回复)
- VGA视频采集 卡住了,请大神指点下~ (23篇回复)
- 关于4.3寸液晶驱动时钟Dclk大小的选择有一些疑问 (7篇回复)
- 大家的是否用过Synplify综合工具用 ? (4篇回复)
- 从外部管脚进来的一个时钟能否驱动 两个pll 锁相环? (3篇回复)
- initial 这个初始化语句 只能用在仿真代码里吧 ? (11篇回复)
- 数字转模拟芯片的选择(>16位精度,采集速率>100,线性相位 (4篇回复)
- 摄像头采集的图像会断片! (2篇回复)
- 看到一个资料,下面这样分类 对不对? (0篇回复)
- ALTERA EP1C6嵌入MAC实现网络通信--分享 (14篇回复)
- 谁能帮忙解释下FPGA用那么多的时钟管脚有什么作用?刚接触这个不太清楚.感觉一个时钟 (6篇回复)
- Xilinx Platform Cable USB下载线制作资料 (44篇回复)