上拉原来也不能太强
本人从事电子也这么多年了昨天收拾屋子，发现了一个上学期间买的电子散料，竟发现了两个DS18B20
闲来无事接到单片机上重温经典。。。
奇怪的是怎么调都是返回OXFFFF.
示波器都对过了时序间隔都正常
折腾了几个小时，忽然想起这个上拉是1k的资料都都是4.7k
更换后立马好了。
不明白了上拉只是一个信号问题，难道DS18B20里面的MSOP连1k都拉不下来吗？
新手注意
高手求解 上拉影响时序，我估计你的程序可能当时是4.7K的电阻下调试的，所以直接接上不行，你再调一下延时，估计就没问题了。 1K可以的，我1K电阻15米没问题 上拉要看资料，尽量用资料上参考的。就是个信号，又不是功率输出，功率输出更要好好算了。 有影响的,我在1-wire的时调试发现,低电平要求几乎是0V,低至0.2-0.3v时都算作不是低电平 还是严格按照datasheet吧 上拉电阻太少,如果芯片滤电流比较大的话,输出低电平就会变不成低. 进来学习 上拉太强，它要拉低就很困难。这样信号就会失真，当然会出问题。 wcl_0308 发表于 2014-9-29 09:25
上拉电阻太少,如果芯片滤电流比较大的话,输出低电平就会变不成低.
是的，我前两天刚刚遇到因上拉太小，导致电平拉不到低电位的情况。加大阻值后就好了。 上拉电阻过小，那么发送端输出低电平的时候，灌电流必须会增大，那么输出低电平电压值必然跟着增大。此时要注意两个问题：
1、发送端管脚的最大吸入电流能力。
2、接收端可以稳定采样低电平的最大电压值，即VILmax值。
还真没注意这问题 这个跟接口的驱动能力有关, 看数据手册就会发现很多器件的输出电平指标会同时标注测试时的电流, 不同的输出电流对应的最高或最低输出电压是不同的 哈哈，楼主经验之谈啊，有时会被搞的晕头转向的{:lol:} 一般CMOS管和TTL分别使用10k和4.7k上拉电阻 很明显是1K的拉的太强了，低电平出现问题！ 建议你用示波器看看电平差异。
如果波形没有失真，那估计应该是IO口的拉灌电流的限制。 DS18B20 是什么？百度一下就知道！哈哈！ 我平时玩的时候都是悬空的 没加上拉也挺好用的 {:smile:}{:smile:}{:smile:}{:smile:}来顶帖子.顺便恭喜积分到达200{:lol:} 上拉电阻的大小确实对电路有影响，我在做霍尔传感器时就因为上拉电阻过小，把整个系统的电源从5V拉低到2.5V左右，导致整个系统不能工作。还是最好安装手册上推荐的测试电路的参数配置最稳妥。 学习了哦 我以前试过 电阻选小些，传输距离可以更远。1K可以50米以上 看来还是楼主的时序有点不对，需要在确认时间。 感觉上啦电阻还是蛮重要的 MARK，没注意过这个问题。 进来学习,进来学习. 总线对IO来说是容性负载 上拉 跟 分布电容构成一阶电路由电源和IO对长导线分布电容充放电 不同的RC时间常数的积分效果造成不同的上升和下降时间
改变RC你要重新调整时序18B20通信中有一部分对时间要求比较严格 没注意过这问题，现在了解下
进来学习 一直根据手册上推荐的参数，没遇过这个问题。 28LZ说的靠谱，学习 DS18B20这么小，电流能力肯定不高，不容易拉低嘛～ 对电平要求这么严格啊 看来以后要注意这个问题啦！谢谢楼主！ mark{:smile:}{:smile:} 示波器直接看0xFFFF对应的电平是Vcc还是Vcc-0.xV， 上拉会减小Tr，增加Tf， 当上拉电阻接近I/O口Lo电平的输入阻抗的数量级时，Lo电平会逐渐上升 上拉不能超过低电平的驱动能力 又涨姿势了 新手注意了 学习呵 上拉电阻小，意味着是强上拉，在电压强的时候，电流必然大，那么……低电平的时候……就拉不下来了。倒是拉上去了，可是拉不下来了。
一般我习惯用弱上拉，比如10K，100K。
极端考虑，上拉无限大，就没有低电平。 以前用过一次，是参考手册上的，用的4.7K，很好用。 还真没留意这个,学习了 参照DS18B20手册介绍，上面有推荐的上拉电阻
页:
[1]