关于示波器上下沿触发检测的疑问
最近在挖坟做FPGA数字示波器，学习FPGA逻辑设计。打算用ZYNQ+LTC2209。在研究触发系统设计中卡壳。主要是上升沿或下降沿触发到底应该怎么判断没有太大头绪。
例如从ADC采样3个数据（按照最高测量频率为最高采样频率的1/10设计），通过ADC时钟送入3个字节数组，已上升沿为例，按照采样顺序先后将三个数列为A B C，如果从触发电平位置开始计算，如果C>B且B>A且C>A认为是上升沿，反过来同理判断是下降沿。
这样判断有没有问题？觉得似乎缺了点什么。或者有另外更好的方法检测？ 如果脉冲很快A=0，B=C=1怎么办？你这样丢了脉冲上升沿了吧 NJ8888 发表于 2019-11-11 16:05
如果脉冲很快A=0，B=C=1怎么办？你这样丢了脉冲上升沿了吧
对，我知道这种检测方法有很大局限性，没想出来一种比较适用于大部分可能性的方法。
坛里很多大神做示波器都挺好，不知能不能分享一下思路？ 本帖最后由 lcw_swust 于 2019-11-11 16:37 编辑
怎么感觉不对呢
边沿应是输入信号与参考电平相比较，就像比较器，检测比较器输出的电平变化。
比如检测上升沿：
A<REF,B>=REF就成立了。
也许可以用状态机。 lcw_swust 发表于 2019-11-11 16:36
怎么感觉不对呢
边沿应是输入信号与参考电平相比较，就像比较器，检测比较器输出的电平变化。
比如检测上升 ...
刚才仔细想了下，逻辑上没错。都是按这种思路设计的吗？ mrf245 发表于 2019-11-11 16:42
刚才仔细想了下，逻辑上没错。都是按这种思路设计的吗？
我也是瞎想的，有兴趣可以看看魏坤的帖，或看看我的帖：
https://www.amobbs.com/thread-5679225-1-1.html
页:
[1]