搜索
bottom↓
回复: 5

关于示波器上下沿触发检测的疑问

[复制链接]

出0入4汤圆

发表于 2019-11-11 15:58:24 | 显示全部楼层 |阅读模式
最近在挖坟做FPGA数字示波器,学习FPGA逻辑设计。打算用ZYNQ+LTC2209。
在研究触发系统设计中卡壳。主要是上升沿或下降沿触发到底应该怎么判断没有太大头绪。
例如从ADC采样3个数据(按照最高测量频率为最高采样频率的1/10设计),通过ADC时钟送入3个字节数组,已上升沿为例,按照采样顺序先后将三个数列为A B C,如果从触发电平位置开始计算,如果C>B且B>A且C>A认为是上升沿,反过来同理判断是下降沿。
这样判断有没有问题?觉得似乎缺了点什么。或者有另外更好的方法检测?

出0入0汤圆

发表于 2019-11-11 16:05:53 | 显示全部楼层
如果脉冲很快A=0,B=C=1怎么办?你这样丢了脉冲上升沿了吧

出0入4汤圆

 楼主| 发表于 2019-11-11 16:10:11 | 显示全部楼层
NJ8888 发表于 2019-11-11 16:05
如果脉冲很快A=0,B=C=1怎么办?你这样丢了脉冲上升沿了吧

对,我知道这种检测方法有很大局限性,没想出来一种比较适用于大部分可能性的方法。
坛里很多大神做示波器都挺好,不知能不能分享一下思路?

出0入0汤圆

发表于 2019-11-11 16:36:03 | 显示全部楼层
本帖最后由 lcw_swust 于 2019-11-11 16:37 编辑

怎么感觉不对呢
边沿应是输入信号与参考电平相比较,就像比较器,检测比较器输出的电平变化。
比如检测上升沿:
A<REF,B>=REF就成立了。
也许可以用状态机。

出0入4汤圆

 楼主| 发表于 2019-11-11 16:42:05 | 显示全部楼层
lcw_swust 发表于 2019-11-11 16:36
怎么感觉不对呢
边沿应是输入信号与参考电平相比较,就像比较器,检测比较器输出的电平变化。
比如检测上升 ...

刚才仔细想了下,逻辑上没错。都是按这种思路设计的吗?

出0入0汤圆

发表于 2019-11-11 16:46:54 | 显示全部楼层
mrf245 发表于 2019-11-11 16:42
刚才仔细想了下,逻辑上没错。都是按这种思路设计的吗?

我也是瞎想的,有兴趣可以看看魏坤的帖,或看看我的帖:
https://www.amobbs.com/thread-5679225-1-1.html
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2022-6-26 00:44

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表