ajfan 发表于 2020-6-26 16:39:57

4层PCB 导出后缺失第三层？

本帖最后由 ajfan 于 2020-6-26 16:42 编辑

第一次尝试4层PCB，protel 中画图及显示图层等均正常，导出PCB文件再导入发现缺失第三层（第三层和第一层重叠在一起了），是我对应设置问题么？图发给JLC，被退回来了{:3_50:}

interstellar_tr 发表于 2020-6-26 16:54:38

看一下你的
layer stack manager

air2016 发表于 2020-6-26 16:58:27

可以上传源文件让他们帮忙导出的

ajfan 发表于 2020-6-26 17:17:41

谢谢楼上，查看了下，原图是有4层的，导出后再导入只有3层了，Protel装的是汉化过的，有什么办法能正确导出然后送出制版么？

zchong 发表于 2020-6-26 17:43:28

改一下层名？

ajfan 发表于 2020-6-26 20:24:53

直接把源PCB文件（不使用Protel的导出功能）给到JLC了，看是否能通过审核。
页: [1]
查看完整版本: 4层PCB 导出后缺失第三层？