Antminer S9矿机控制卡使用PS时钟作为PL外部时钟
首先说明本人FPGA小白，LINUX搞过很长时间，这个问题完全是对ZYNQ不熟悉造成的。如题，自己想入门FPGA，先要学着练习编写FPGA计数器例程，ZYNQ7010加管脚约束时发现PL没有外部时钟驱动。本打算去淘宝上找50Mhz有源晶振，可看着板上那么小的焊点，想想自己焊工手艺，就打算放弃。
又想到板子花了60多块，前面又花了几天搞PS部分，就这么一个时钟问题，必须坚持，不如再买块板，加点钱让卖家帮忙焊上晶振
本打算白天找卖家，不甘心网上搜索一下，还真找到有人给出办法了，引入PS时钟作为PL时钟
具体链接如下
https://numato.com/kb/styx-use-xilinx-zynq-ps-pll-clocks-fpga-fabric/
主要思路是用FCLK_CLK0作为PL时钟
希望能够给类似小白一点帮助 这是zynq最基本的操作，没事还是先了解下体系架构吧 应该不是找我买的吧,哈哈,
我卖出的板都提供例程,
可以使用PS的时钟作为PL的时钟. 本帖最后由 Mecono 于 2020-7-18 16:26 编辑
额 直接再配置里面 把fclk够上就能获得时钟.建议楼主看看黑金 或者 米尔的zynq的教程.写的后还不错.
我之前的帖子里面应该是有上传过简单教程的 是哈，还是自己没有认真思考ZYNQ例程里面FCLK_CLK作用。以为这个时钟只是给AXI接口使用，看到的所以例程都是这么接的，没有想过还能单独给自定义模块做时钟。 advantech 发表于 2020-7-18 14:20
应该不是找我买的吧,哈哈,
我卖出的板都提供例程,
可以使用PS的时钟作为PL的时钟. ...
不知道哈，卖家是武汉的 fchen2 发表于 2020-7-18 16:35
不知道哈，卖家是武汉的
可能是我这里的,我也在武汉. 本帖最后由 advantech 于 2020-7-18 18:22 编辑
fchen2 发表于 2020-7-18 16:35
不知道哈，卖家是武汉的
你进到我签名里的店铺,里面可以联系到我.
就算板子不是从我们这里购买,我也把例程发给你哦. advantech 发表于 2020-7-18 18:17
你进到我签名里的店铺,里面可以联系到我.
就算板子不是从我们这里购买,我也把例程发给你哦. ...
多谢，下周到公司跟您联系
页:
[1]