吐槽一下，xilinx的vivado开发环境太难用了
之前是一直用altera，lattice的开发环境，界面简单，综合布线下载一目了然，到了vivado看着头大，尤其是常用的逻辑分析仪用起来咋这么繁琐。 使用习惯的问题，当初我从a转x也痛苦了好久。 zxq6 发表于 2023-3-25 16:58使用习惯的问题，当初我从a转x也痛苦了好久。
(引用自2楼)
之前的ISE开发环境跟lattice的差不多，vivado就变的太多了，我感觉大幅度的更改使用方法肯定有他的好处，可能现在刚开始用还没GET到 谭春林 发表于 2023-3-25 17:11
之前的ISE开发环境跟lattice的差不多，vivado就变的太多了，我感觉大幅度的更改使用方法肯定有他的好处， ...
(引用自3楼)
事实证明，没有。。。。
我写了几十w行verilog代码，都是用ise写的。。modelsim仿真，然后丢vivado综合。ise可以直接生成各种非常完善的模板，除了不支持sv，其它非常方便。 非常同意。。。。VIVADO 编译太慢了，一次要5分钟，调板子太磨叽了。 相同的逻辑代码，国产高云FPGA的编译一次都不到一分钟。
VIVADO的逻辑分析仪还要自己写port map，增减信号还要改IP生成，哎。。 orta1986 发表于 2023-3-25 22:34
非常同意。。。。VIVADO 编译太慢了，一次要5分钟，调板子太磨叽了。 相同的逻辑代码，国产高云FPGA的编译 ...
(引用自5楼)
高云的fpga容易入门吗？ zxq6 发表于 2023-3-26 10:45
高云的fpga容易入门吗？
(引用自6楼)
很容易的，其实会一个平台的开发，转其他平台都很快。 orta1986 发表于 2023-3-25 22:34
非常同意。。。。VIVADO 编译太慢了，一次要5分钟，调板子太磨叽了。 相同的逻辑代码，国产高云FPGA的编译 ...
(引用自5楼)
高云FPGA好像不好买.... SDK开发, vitis更难用，连看程序前进后退都找不到啊 vivado就是不好用，综合一个带DDR的IP核用了30多分钟，软件界面的各种设计的很不人性化。 谭春林 发表于 2023-3-27 08:32
高云FPGA好像不好买....
(引用自8楼)
需要直接找代理买，但是很好买的，我也是零散买的不是批量 我觉得挺好用得啊
页:
[1]