zynq的ddr3阻抗匹配问题,有量产经验的进来指导下。
xc7z010/xc7z010系列的ddr3地址线阻抗端接电阻都是40.2R,官方UG933建议ddr3也是单端40,差分80,现在我的问题是单端40差分80的阻抗,找了好几家pcb板厂(相对便宜的)线宽都要7mil以上,bga400扇出相当困难。如果阻抗用50,100要好弄很多,有没有大佬实际的量产经验,这部分ddr3阻抗用50,100会不会不稳定? 下载EBAZ4205的资料PCB看看。那个可是量产的。 要求没那么高,顶多533/1066,50/100欧没问题的 zynq布线真麻烦,比全志啥的难搞 本帖最后由 hugohehuan 于 2023-6-10 01:03 编辑一看就知道是只想着DDR走表层的……
显然那是行不通的
4层板除非管脚利用率很低,也不要想了
某个厂0.8mm的6层板就有层叠走内层40ohm阻抗差不多就是5mil左右,都不用另外加钱的
Zynq-7000布线算很容易的了
而且硬件设计只要符合手册要求,自己想怎么设计就怎么设计
不会像国内某些ARM SoC这不能改那不能改的,稍微改个东西出了问题就推卸不是自己的问题
还觉得困难就换成1.0mm pitch的484封装吧,也挺常见的。 BGA扇出可以变线宽,另外同意3楼说的 用最薄的芯板和Pp做叠层就可以缩小线宽。
页:
[1]