有没有PLL能锁定几百K的低频时钟源呢？

smbxfdbz

PLL一般要10MHz以上的频率才能工作，但是我需要锁定一个频率只有几百K的时钟源

想着用VCXO+DAC+fpga或mcu动态追踪锁定，这感觉还挺麻烦的

有没有更简捷的实现方案呢？最好单芯片能解决，成本不要太高，请各位坛友帮忙出谋划策一下

smbxfdbz

wye11083 发表于 2024-3-24 10:51
我觉得你不用费这么大劲。对大多数显示器而言，只给de就能正常显示，然后用外部vsync+fifo暂存数据，然后用 ...
(引用自6楼)

普通LVDS接口确实可以这样处理，很简单

但我是用Xilinx的DP IP驱动显示器，DP IP内部是用AXIS Video Bridge+VTC将AXIS视频流转成native video，然后再由phy发送出去
AXIS Video Bridge+VTC这种架构无法锁定由外部vsync同步的视频源，如果强行输进来，整个DP IP会停止工作，显示器黑屏。

所以想着从时钟上入手，让两边的时钟源同步起来，应该就能解决问题

smbxfdbz

gzhuli 发表于 2024-3-24 18:24
反了，是VCO工作在10MHz以上，分频到几百k再给PLL锁定目标信号。

其实几百k的话CD4046的VCO可以工作在这 ...
(引用自10楼)

CD4046是处理低频信号的，我需要生成一路几十M的时钟，给FPGA做系统时钟，看了一些这种专用时钟芯片，输入都10M以上，好像没有支持低频输入的

smbxfdbz

tomzbj 发表于 2024-3-24 20:45
这有个用10k参考频率锁定10M VCXO的，改改就差不多了吧

要想简单， 可以让VCO的输出作为单片机定时器的外 ...
(引用自12楼)

谢谢分享，我研究一下

smbxfdbz

ibmx311 发表于 2024-3-25 04:41
控制vcxo其实不太好做的，因为频偏太小了。这玩意就应该该怎么办就怎么办。另外他想要的几百k时钟源很有可 ...
(引用自15楼)

谢谢分享经验
我感觉用vcxo应该没问题，我需要的频偏比较小，几十ppm就够了，后续做板验证一下看看