fpga管脚刚好差几个，用全局时钟信号GCLK1 ,GCLK2,...作为输入脚，应该没有问题吧？

shouzhou · 发表于 2010-6-25 20:36:19

如题，望指教！

zhangyidao · 发表于 2010-6-25 21:02:09

我觉得输入应该可以，但输出绝对不行。

avic · 发表于 2010-6-25 21:32:41

完全可以

nano · 发表于 2010-6-25 21:45:16

没问题。
事实上，这些引脚除了在传播时延上做过特别优化以外，并没有什么其他的不同。

TeWu · 发表于 2010-6-25 21:47:26

输入没问题，不能输出

McuPlayer · 发表于 2010-6-25 21:48:00

时钟脚做普通IO口是没问题的

kunpeng032 · 发表于 2010-6-25 22:10:37

Cyclone系列芯片时钟脚做普通输入是绝对没问题的，呵呵~~不能作输出。。具体看手册吧，写的很清楚的。。呵呵~~

h2feo4 · 发表于 2010-6-25 22:12:22

如果是Xilinx片子，输入输出都没问题

shouzhou · 发表于 2010-6-26 10:04:41

呵呵，反正只用作输入，那就问题不大了

阿莫论坛20周年了！感谢大家的支持与爱护！！