搜索
bottom↓
回复: 21

问一下,FPGA的编程语言选择什么比较好

[复制链接]

出0入0汤圆

发表于 2015-11-9 18:57:01 | 显示全部楼层 |阅读模式
本帖最后由 thy110 于 2015-11-9 22:09 编辑

我买的是基于altera公司的FPGA的开发板,用什么编程语言比较好啊,是VHDL还是verilog 啊

顺便推荐几本书吧,谢谢大家

阿莫论坛20周年了!感谢大家的支持与爱护!!

曾经有一段真挚的爱情摆在我的面前,我没有珍惜,现在想起来,还好我没有珍惜……

出0入0汤圆

发表于 2015-11-9 19:18:05 | 显示全部楼层
公司大部分都用的是Verilog,我们公司是

出0入0汤圆

发表于 2015-11-9 19:21:44 | 显示全部楼层
verilog妥妥的

出0入0汤圆

发表于 2015-11-9 21:21:17 | 显示全部楼层
我见过的基本都是verilog,就是3年以前用vhdl的,现在也转到了verilog。
我一直在用verilog,vhdl就没研究过。

出0入0汤圆

发表于 2015-11-9 21:36:14 | 显示全部楼层
VHDL现在小众了,当年是主流

出0入0汤圆

发表于 2015-11-9 21:40:22 | 显示全部楼层
simplorer 发表于 2015-11-9 21:21
我见过的基本都是verilog,就是3年以前用vhdl的,现在也转到了verilog。
我一直在用verilog,vhdl就没研究 ...

推荐vhdl, 最早用verilog,若干年前工作需要改用vhdl,以后几次想转回verilog,发现verilog不够严谨,遂使用vhdl至今.

出0入0汤圆

发表于 2015-11-9 21:42:06 | 显示全部楼层
verilog   

出0入0汤圆

发表于 2015-11-9 21:45:52 | 显示全部楼层
我直说网上很多教程都是Verilog的

出0入0汤圆

发表于 2015-11-9 21:47:01 | 显示全部楼层
verilog 應該是大宗吧!

出0入0汤圆

发表于 2015-11-9 21:52:35 | 显示全部楼层
Verilog 错不了

出0入0汤圆

 楼主| 发表于 2015-11-9 22:13:40 | 显示全部楼层
my二月兰 发表于 2015-11-9 19:18
公司大部分都用的是Verilog,我们公司是

有没有什么书推荐一下,最好是国外的书。个人比较倾向国外的书,英文还行。

出0入0汤圆

 楼主| 发表于 2015-11-9 22:14:23 | 显示全部楼层
simplorer 发表于 2015-11-9 21:21
我见过的基本都是verilog,就是3年以前用vhdl的,现在也转到了verilog。
我一直在用verilog,vhdl就没研究 ...

推荐几本书呗,最好是国外的书。个人比较倾向国外的书,英文还行。

出0入0汤圆

发表于 2015-11-9 23:15:56 | 显示全部楼层
没什么,喜欢什么用什么

出0入0汤圆

发表于 2015-11-10 00:01:00 | 显示全部楼层
system verilog

出0入0汤圆

发表于 2015-11-10 15:02:13 | 显示全部楼层
既然是入门,推荐用Verilog,以后设计的功底上去了,再根据需要决定是否学习VHDL。

出0入0汤圆

发表于 2015-11-10 17:35:49 来自手机 | 显示全部楼层
verilog.               

出0入0汤圆

发表于 2015-11-10 19:07:16 | 显示全部楼层
thy110 发表于 2015-11-9 22:13
有没有什么书推荐一下,最好是国外的书。个人比较倾向国外的书,英文还行。 ...

初学的话,建议你不要看国外的书吧,先把基础的东西学会,需要深究的时候再看也不迟,任何知识的学习应该都是这样的,个人建议。

出0入0汤圆

发表于 2015-11-10 19:14:08 | 显示全部楼层
thy110 发表于 2015-11-9 22:14
推荐几本书呗,最好是国外的书。个人比较倾向国外的书,英文还行。

说实话,我当时学习的时候就没买书,下了一本叫夏什么的当参考。
然后自己摸索,综合后观察什么语句能综合成什么逻辑。
当然,我没做过太复杂的项目,顶多实现个SPI扩展,UART等。

出0入0汤圆

发表于 2015-11-11 16:24:02 | 显示全部楼层
VHDL貌似大学里用的比较多 实际的工程项目肯定是verilog为主的

出0入0汤圆

发表于 2015-11-11 17:03:11 | 显示全部楼层
#在这里快速回复#verilog

出50入58汤圆

发表于 2015-11-11 17:57:41 | 显示全部楼层
当年在大学还是VHDL

出0入0汤圆

发表于 2015-11-11 23:06:38 | 显示全部楼层
verilog , FPGA Prototyping by Verilog Examples
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-6-10 05:39

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表