有没有PLL能锁定几百K的低频时钟源呢？

gzhuli

分频器呀。

gzhuli

amwjz 发表于 2024-3-24 16:08
先PLL锁定10MHz以上，再分频
(引用自9楼)

反了，是VCO工作在10MHz以上，分频到几百k再给PLL锁定目标信号。

其实几百k的话CD4046的VCO可以工作在这个频率段，应该能满足LZ的需求。

gzhuli

tomzbj 发表于 2024-3-24 20:45
这有个用10k参考频率锁定10M VCXO的，改改就差不多了吧

要想简单， 可以让VCO的输出作为单片机定时器的外 ...
(引用自12楼)

他都有FPGA了，分频器随便弄啊，再随手拉个异或门出来就是鉴相器，外部RC低通一下送回VCXO控制端就完事了。

办法多得很，不过可能牵涉到一些LZ不熟悉的知识，一下子无从下手而已。

gzhuli

ibmx311 发表于 2024-3-25 04:41
控制vcxo其实不太好做的，因为频偏太小了。这玩意就应该该怎么办就怎么办。另外他想要的几百k时钟源很有可 ...
(引用自15楼)

LZ的需求没那么高，只是从几百k的外部信号恢复一个几十M的同步时钟给FPGA使用，其实就是一个简单的倍频应用。

这个需求在数字音频接口很常见(例如44.1k x 256 -> 11.2896M)，也有专用芯片，LZ就是要自己搭一个类似的东西而已。