逻辑分析仪制作过程中出现的问题，请大家支支招

Trylin · 发表于 2009-9-14 22:19:16

首先感谢 roasn网友无私的为我们提供了这么好的开源LA的制作资料，网站提供了这么好的交流平台！
我是根据 roasn的资料，重新画了一版，现在出现了烧写FPGA的时候失败的问题，我从来没用过FPGA，希望大家给给意见。
烧写软件：我没安装那个几G的，只安装了pgmtools，安装好大概1G多点
JTAG：普通并口JTAG
现象：erase没问题，每次烧写到59%提示失败，具体画面为

(原文件名:未命名.png)

(原文件名:14-09-09_2158.jpg)

我重新画的原理图：
点击此处下载 ourdev_480977.pdf(文件大小:74K) (原文件名:LA_SCH.pdf)

armok · 发表于 2009-9-14 22:31:21

提示: 作者被禁止或删除内容自动屏蔽

Trylin · 发表于 2009-9-14 22:51:34

恩，我是比较享受DIY的过程，买成品不是我的初衷

armok · 发表于 2009-9-14 22:54:27

提示: 作者被禁止或删除内容自动屏蔽

yl3721 · 发表于 2009-9-14 23:27:35

以前,我就是从零DIY,渐渐的我发现那没有意义(费时,无意义的重复,还不如人家的好),只有充分利用别人的长处,来弥补自己的最短那块木板,不要成为自己的绊脚石

chenzb · 发表于 2009-9-19 11:51:06

应该是Jtag下载口的问题,TCK下拉到地,TMS TDI 通过10K上拉到VCC,试试看!

kejian2000 · 发表于 2009-9-19 15:12:44

也想研究下FPGA
不知道roasn提供的那个JTAG是否能仿真，还是只能烧写？

MAX1223 · 发表于 2010-3-31 17:54:34

FPGA并不神秘。人人可得而玩之。

ngzhang · 发表于 2010-3-31 18:19:10

fpga哪来的硬访真…软核除外

zhs19850202 · 发表于 2010-3-31 20:16:14

佩服楼主的勇气，做到后面不行就烧钱了。

逻辑分析仪制作过程中出现的问题，请大家支支招

阿莫论坛20周年了！感谢大家的支持与爱护！！