哪位帮我看看,用虚拟运放可以仿真,用实际运放就出错

average · 发表于 2010-6-25 00:21:31

错误如图,点击yes以后仿真还是出错,换了其他运放都不行,但是如果用虚拟运放,就没问题

------ Checking SPICE netlist for cap-res - 2010年6月25日星期五, 0:17:41 ------
======= SPICE Netlist check completed, 0 error(s), 0 warning(s) =======
Error Message From Simulation: doAnalyses: Timestep too small
Error Message From Simulation: tran simulation(s) canceled

仿真文件ourdev_563667WH7XQ4.rar(文件大小:106K) (原文件名:cap-res.rar)

(原文件名:error.jpg)

eaststream · 发表于 2010-6-25 13:54:48

回复【楼主位】average
-----------------------------------------------------------------------

你先把运放电源极性更正过来，在检查其他的错误！

还有楼主能说一下，电路输入的条件是什么？所要的输出结果是什么？

average · 发表于 2010-6-28 10:11:26

抱歉,犯低级错误了.多谢指导

哪位帮我看看,用虚拟运放可以仿真,用实际运放就出错

阿莫论坛20周年了！感谢大家的支持与爱护！！