我的这块射频板子的地平面算完整吗？

xinfa190 · 发表于 2012-2-15 09:15:51

初入射频，用ADF4350设计了一块本振板，摄于射频的神秘与难度，查了不少帖子与书面资料，终成一四层板，成后感觉二层板应该完全没有问题，又改为两层板。其实都是照着葫芦画瓢，深层次的原因只算了解点皮毛，大致就是总结了这么几点：1、阻抗匹配2、空余地方打过孔3、地平面要完整4、退耦电容尽量靠近相关引脚5、射频线不要有过孔要走弧形线。
第2和第5点咱尽量做到；
第1点阻抗匹配一般PCB小公司包括JLC根本不给做，想自己做匹配吧，板子本身的参数不知道（问了JLC的服务人员也不知道），这也是改成两层板的原因之一，两层板的参数各厂家应该还是差不多的，还有JLC的0.8-2.0mm的板子一个价格；
第4点也不容易做，这个芯片的参考设计用的阻容主要是0402的，这个尺寸我觉得我搞不定，全部换成了0603的，这个只能做到尽量靠近了；
第3点地平面完整，两层板肯定不如四层板完整，今天发帖子的目的就是像大家求助，我的下面这两个地平面算完整吗？
注：我的设计目标是使底层尽量完整（应该不太可能两层都很完整吧？），当然改成两层板的主要原因是成本

(原文件名:底层.JPG)

(原文件名:顶层.JPG)

huatong · 发表于 2012-2-15 09:29:42

地平面似乎还可以完整一些，IC背面的地平面完整的面积尽量要大一点吧,它边上的三根线尽量移开一点吧,还有上面粗一点的那根线可能是供电的吧，可以的话移到边上吧。一同学习。

NJ8888 · 发表于 2012-2-15 09:32:07

很好

xinfa190 · 发表于 2012-2-15 09:40:43

谢谢回复
边上的那三根线是接到单片机上的，上面粗点的是供电的，这些线都放到上层，底层地平面是可以更完整一些；问题是设计的控制部分和射频部分是要加屏蔽腔体隔离的，屏蔽腔体的其中一个边就在上面图示的左边，为了防止腔体碰到这些线，才把这些线放到底层的（腔体下面设计的没有阻焊层的），边上那三根线不太好弄了，上面那根电源线再试着弄一下
再次感谢

tomtone · 发表于 2012-2-15 10:08:57

没原理图，随便提几个建议
1.U3如果是晶振的话离IC有点偏远，最好是近一些；晶振到IC的走线有与一条电源线（猜的）有一小段平行，最好完全用地隔开.
2.（C3,C21）；（C6,C19）的接地端多打几个接地过孔
3.芯片到J2的线应该是射频线，不要一段细，一段粗的，这个根据频率可以计算大概走多粗的线.与旁边的线尽量少重合，尽量四周包地.
4.靠近J2处预留匹配器件焊盘

xinfa190 · 发表于 2012-2-15 10:23:35

谢谢4楼回复，马上去改
1、马上修改
2、马上修改
3、粗的是用软件计算出来的（摸索中，不知道计算的对不对），芯片封装的原因细的那个已经不能再粗了，实在不知道该怎么办；两根挨着的都是射频线，是正交输出的两根，必须要处理不用的那根，同样由于芯片封装的原因不知道怎么弄，这个尽量去搞一下
4、不太明白，望详细指点。非常感谢

tomtone · 发表于 2012-2-15 10:40:15

3.如果是差分线这两根线尽量走对称，靠近，平行走线.这两根线出来的电阻电感电容最好也左右对称排布.除R4外，其他的感觉想是滤波的，如果是这样，R4放置靠近J2,其他的靠近IC放置
4.就是加个pi型匹配什么的，如果是差分两边都得加，现在走线不是很长，位置也有限，不加也可以.

这个不带功放，功率应该不大，改接好的地接好了地完整性问题不大，还是主要考虑走线.

最好有原理图

xinfa190 · 发表于 2012-2-15 10:54:01

上面说错了，不是差分是正交输出，已修改，抱歉；R4是50欧匹配，我只用其中一路，这一路就直接50欧到地了，其余的也不完全是滤波，马上传原理图

xinfa190 · 发表于 2012-2-15 10:56:05

点击此处下载 ourdev_718862C07094.pdf(文件大小:43K) (原文件名:Protel Schematic.pdf)

xinfa190 · 发表于 2012-2-15 11:14:58

又说错了，是互补输出不是正交输出，6楼的已经改不了，干脆再发个帖子说明一下吧

121212 · 发表于 2012-2-15 11:21:29

1.天线离ic太远

2.osc 离ic太远。可能有屏蔽罩的关系

3. ic 背部 gnd 面积太小

4. 板子密度太低，减小 1/2 估计可行。

5. rf出来的信号线太细了。可以用过安捷伦的公司计算间隙。要考虑板厚和介电常数。

lz 全部改完在上来看看。

最近也在复习 SI 方便的东西，和lz互勉

xinfa190 · 发表于 2012-2-15 11:37:46

谢谢楼上回复
1、芯片不带功放，那个J2不接天线，这个就是个本振
2、这是个学习的板子，osc没用贴片的，已在上面的基础上下移了3mm左右
3、这个问题就是发这个帖子的目的，周围的线不处理好，很难把背部gnd'面积加大太多
4、目前板子加上单片机10cm*9cm，按照我的水平长和宽各减少1cm左右没问题，但JLC的10cm*10cm的板子都是100块钱，所以没下功夫去修改，不知道对性能有什么影响？
5、受芯片封装的影响，从芯片出来的线粗不了了，郁闷啊
这个片子理论上可以出137.5M-4.4G的本振，我的目标是140M-1G，我知道自己的水平，呵呵，如果能调试通过，开源
全部改好后上传

migzan · 发表于 2012-2-15 11:43:43

这个片子ADI官方没有给评估板参考？？？

一般的手册都有一个参考电路版图吧

tomtone · 发表于 2012-2-15 11:50:39

下了个规格书大概看了下，这玩意要注意的地方挺多的，而且带宽大（137.5M-4.4G），没做过类似的东西，心里也没底.
我先仔细研究下规格书再探讨.

xinfa190 · 发表于 2012-2-15 11:55:26

回复【12楼】migzan
这个片子adi官方没有给评估板参考？？？
一般的手册都有一个参考电路版图吧
-----------------------------------------------------------------------

谢谢回复；ADI有两个版本的评估板呢，阻容主要是0402的，我觉得搞不定，换成0603的了，我前面提到过这一点

xinfa190 · 发表于 2012-2-15 11:56:48

回复【13楼】tomtone
下了个规格书大概看了下，这玩意要注意的地方挺多的，而且带宽大（137.5m-4.4g），没做过类似的东西，心里也没底.
我先仔细研究下规格书再探讨.
-----------------------------------------------------------------------

我的目标140M-1G，呵呵，我知道自己啥水平，环路滤波器等也是按照这个频率范围设计的

xinfa190 · 发表于 2012-2-15 14:13:28

修改后的

(原文件名:底层.JPG)

(原文件名:顶层.JPG)

(原文件名:布线.JPG)

xinfa190 · 发表于 2012-2-15 14:18:27

(原文件名:ADI的其中一块板子.JPG)

tomtone · 发表于 2012-2-15 14:39:56

1.芯片到J2的线上的器件全部靠近J2对称放置
2.参考上与C12对称放置的电容不要省
3.VOUT最好用单独的电源，要不就加上滤波部分
原理部分感觉精简了不少，就不仔细看了

xinfa190 · 发表于 2012-2-15 15:19:15

去掉了一些0R电阻，去掉了一些DNI（not connect）电阻，分析这些电阻应该是预留功能的，比如快速锁定、静音等等这些功能，我的水平这些功能就暂时不需要了；还有就是我只打算调试单端，另外一端参考别人的设计50欧电阻到地了；与单片机接口部分的上下拉电阻也都去掉了，对51系列的单片机还算熟悉，觉得应该影响不大，大不了程序里面把时钟控制的慢一点
电源部分问了一些用过这个芯片的，好像可以不单独供电，ADI的两个评估板使用的电源方案也相差比较大，我上面传的那个图用了三个电源芯片，网上售价170多美元（人民币要2000多，还是税前）；还有一个版本有了5个电源芯片，售价200多个美元；其中都有一个专门给单片机供电的；并且这两个版本的电源芯片型号也不一样，前者ADP150，后者ADP3300
非常感谢楼上各位的回复，尤其是tomtone，我再根据各位的意见继续斟酌一下

zhangxiaolei · 发表于 2012-2-15 15:44:13

mark，顶好帖子。以后留着用。

killin · 发表于 2012-2-15 16:07:31

地平面完整的主要目的在于减小电源阻抗，所以这个板子还要考虑电源线，地线的走向。我想你的AVDD电流，从左边进来，最终回到左边GND。这样可以看下地电流的回流路径。C3,C21回流路径就不太理想，如下图。而且它们为6脚VP提供去耦，但是它们到6脚间的走线经过两个过孔，这点也算不上理想。一般应该走线直连，没有过孔。另外，AVDD到16，17脚VVCO经过一个大圈子，这样就形成一个电流环路，电流大的话会干扰其他部分。

(原文件名:20120215151233.jpg)

xinfa190 · 发表于 2012-2-15 16:45:20

谢谢楼上回复
把R16放大C3、C21上面可以减少一个过孔；那个电流环路求指点

xinfa190 · 发表于 2012-2-15 16:59:16

把7、8脚的地与下面断开，直接使用过孔，则6脚可以接到9脚的电源上，一个过孔都不用，到6脚的那根电源线还可以删掉，底层的地会更完整，但在别的资料上看射频电源应走成星型拓扑，不要接在一起，以免互相干扰，请问这两点怎么取舍？非常感谢

huangdog · 发表于 2012-2-15 17:30:49

搞射频伤不起啊，前几天做的2.4G传输，距离才2米。。。正在重画板子呢。。。

killin · 发表于 2012-2-15 17:41:56

回复【24楼】xinfa190
-----------------------------------------------------------------------

具体问题具体分析，管脚类型差不多可以合并走线，电流大的单独走线。

我的这块射频板子的地平面算完整吗？

阿莫论坛20周年了！感谢大家的支持与爱护！！