本人是十足的新手，关于示波器原理图，有些问题求解。

photon544 · 发表于 2012-4-7 00:26:45

本帖最后由 photon544 于 2012-4-7 13:28 编辑

1.对于一路信号，第一个放大器是电压跟随器，输入高阻抗小电流，输出大电流，第二个放大器是通过

VAMP来控制放大倍数，第三个放大器是干什么用的？是不是调节波形的位置的？（通过VPOS猜测），

如果调节波开位置应该是上下位置的吧，求教一下这个放大器电路的工作原理。

2.信号输入端处，对于直流信号和交流信号为什么相差一个电容？
3.内存芯片在系统中的作用？
4.代码中硬件和软件中实现的功能(大致的就可以了)，看20多M的代码文件夹无从下手，呵呵

完整图片见 http://www.ourdev.cn/thread-4807710-1-1.html，谢谢

hw020411317 · 发表于 2012-4-7 07:10:17

楼主真搞笑，这是无图天书呀！

NJ8888 · 发表于 2012-4-7 08:32:03

本帖最后由 NJ8888 于 2012-4-7 08:33 编辑

从楼主问的问题看，真的不适合处理那20M的代码

xxguo · 发表于 2012-4-7 10:45:05

对于那个FIFO，我想是因为高速情况下，ads830e转换速度要高于MCU的速度，为了匹配加一级FIFO缓冲~

photon544 · 发表于 2012-4-7 13:59:32

楼主真搞笑，这是无图天书呀！
==============================
我的错，现在已经把图片给贴上了，谢谢指点

至少要多说些目前你对示波器了解的程度呀
==============================
目前我知道的部分
示波器硬件部分，分电源，  信号放大部分，  AD部分，  FPGA控制，主要参考另一个贴中的骨灰级的说明
软件部分代码，还没有开始看，只是知道控制部分都在FPGA里，应该分Vialog HDL 和 nios 部分  我现在想做的是把电源，信号放大，AD，部分画个板子，然后买一个成品的FPGA核心板，来驱动这个系统。但目前有个问题，DA输出信号部分不知道能不能用引脚引出来和FPGA核心板相连。引脚对信号传输有多大的影响？
我的计划是硬件开始作那个板子了，再看那些代码的。

对于那个FIFO，我想是因为高速情况下，ads830e转换速度要高于MCU的速度，为了匹配加一级FIFO缓冲~
===================================================
SD RAM  是起FIFO作用吗？
http://www.ourdev.cn/search.php? ... mit=yes&kw=FIFO
根据这个搜索结果，好像系统没有使用SDRAM来做FIFO，不知道我的理解对不对，另，如果没有用作FIFO，那用来干什么的呀，FFT运算？

由于本人所知很浅，如有错误之处，还请指点，谢谢

hanlin2012 · 发表于 2012-9-2 22:24:25

sd ram是用来运行代码的.

fifo在fpga内部做了.

本人是十足的新手，关于示波器原理图，有些问题求解。

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！