搜索
bottom↓
回复: 1

求教:MSP430F5638XT132k晶振不起振

[复制链接]

出0入0汤圆

发表于 2013-6-17 15:40:48 | 显示全部楼层 |阅读模式
代码如下:
void System_Clock_Init(void)
{
/*UCSCTL6设置*/
//XT2BYPASS=0:XT2不被旁路
//XT2OFF=1:XT2如果不用作ACLK、SMCLK或MCLK则关闭
//XTS=0:XT1低频模式
//XCAPx=3:设置XT1内部负载电容
//SMCLKOFF=0:SMCLK工作
//XT1OFF=0:XT1打开
UCSCTL6=XT2OFF+XCAP_3;

/*UCSCTL3设置*/
//SELREFx=0:FLLref=XT1CLK
//FLLREFDIVx=0:FLLREFDIV=1
UCSCTL3=SELREF_0+FLLREFDIV_0;

/*UCSCTL4设置*/
//SELAx=0:ACLK=XT1CLK
//SELSx=3:SMCLK=DCOCLK
//SELMx=3:MCLK=DCOCLK
UCSCTL4=SELA_0+SELS_3+SELM_3;  

//关闭FLL控制回路
MSP430_FLL_OFF();  

/*UCSCTL0设置*/
//UCSCTL0默认值不变
UCSCTL0=0x0000;

/*UCSCTL1设置*/
//DCOx=7:设置DCO振荡范围
//DISMOD=0设:允许Modulation
UCSCTL1=DCORSEL_7;

/*UCSCTL2设置*/
//Fdcoclkdiv=(FLLN+1)×FLLRef/FLLD=(602+1)×32768/1=19 759 104Hz
UCSCTL2=FLLD_0+UCS_FLL_Factor;
//UCSCTL2=FLLD__1+UCS_FLL_Factor;

/*UCSCTL5设置*/
//UCSCTL5默认值不变:ACLK输出不分频、ACLK不分频、SMCLK不分频、MCLK不分频
UCSCTL5=DIVPA_0+DIVA_0+DIVS_0+DIVM_0;
  
//打开FLL控制回路
MSP430_FLL_ON();
                                                      
MSP430_Delay_Cycles(1024000);

/*循环直至XT1、XT2、DCO稳定*/
do
{
  UCSCTL7&=~(XT2OFFG+XT1LFOFFG+XT1HFOFFG+DCOFFG);                                               
  SFRIFG1&=~OFIFG;
}
while(SFRIFG1&OFIFG);
}
调试时观察寄存器UCSCTL7,其中XT1LFOFFG始终为1,不变为0,请教高手是什么问题?   

阿莫论坛20周年了!感谢大家的支持与爱护!!

一只鸟敢站在脆弱的枝条上歇脚,它依仗的不是枝条不会断,而是自己有翅膀,会飞。

出0入0汤圆

发表于 2013-6-17 20:49:38 | 显示全部楼层
XT1用到的IO口要SEL置位吧
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-5-18 13:09

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表