请教各位大虾，LPC17XX.h文件中的一些结构体变量值的问题

19781011

下面代码是LPC17XX.h头文件的一段，关于定时器的一些结构体变量

/*------------- Timer (TIM) --------------------------------------------------*/
00282 typedef struct
00283 {
00284   __IO uint32_t IR;
00285   __IO uint32_t TCR;
00286   __IO uint32_t TC;
00287   __IO uint32_t PR;
00288   __IO uint32_t PC;
00289   __IO uint32_t MCR;
00290   __IO uint32_t MR0;
00291   __IO uint32_t MR1;
00292   __IO uint32_t MR2;
00293   __IO uint32_t MR3;
00294   __IO uint32_t CCR;
00295   __I  uint32_t CR0;
00296   __I  uint32_t CR1;
00297        uint32_t RESERVED0[2];
00298   __IO uint32_t EMR;
00299        uint32_t RESERVED1[12];
00300   __IO uint32_t CTCR;
00301 } LPC_TIM_TypeDef;

请教各位大虾，上述结构体中的，如：IR、TCR、TC。。。等变量的值是多少？又是在何处给其赋值的？

monkerman

可能是随机值也可能是 0. 这些成员貌似都是配置寄存器啊. 这样的话就得从手册中查看复位时的默认值.
在某个地方应该还有个起始地址.

何处赋值自己找找. 应该是在配置文件或者配置函数里.

Excellence

这些都是寄存器名字。手册有复位后默认值。
赋值是你使用它，就赋值，不使用，不管。
他的地址 数据手册有，都是规定好的。

Excellence

如果打算用LPC17XX,我的建议：
1，好好把数据手册看看。
2，KEIL，IAR下都有例程，看看。
3，在实验板上自己试试，看看效果。

Excellence

推荐网址：WWW.LPCWARE.COM有很多资料。

19781011

monkerman 发表于 2013-7-8 09:12
可能是随机值也可能是 0. 这些成员貌似都是配置寄存器啊.
在某个地方应该还有个起始地址.

那些结构体变量的确是寄存器，我想知道的是，这些变量的名称就是寄存器的地址，那这个地址手册上有，但是编译器并不知道，肯定有地方给他们赋值（地址）来告诉编译器，只是我没有找到。

又如GPIO的结构体：
union {
   __IO uint32_t   FIODIR
   struct {
      __IO uint16_t   FIODIRL
      __IO uint16_t   FIODIRH
   }   
   struct {
      __IO uint8_t   FIODIR0
      __IO uint8_t   FIODIR1
      __IO uint8_t   FIODIR2
      __IO uint8_t   FIODIR3
   }   
};  
......


FIODIR ，FIODIRL ，FIODIRH 都可以使用LPC_GPIOx->来读写，可为什么FIODIR0，FIODIR1，FIODIR2 ，FIODIR3 这四个寄存器却无法操作，我猜想可能就是没有给它们赋值造成的

monkerman

1. 地址肯定是封装在某个头文件中了.  你找找.

2. 无法操作?? 赋值的话可能会有好多中情况, 可以一次性写 FIODIR, 也可以两次 FIODIRH/L, 也可以四次写. 你找找看.
这个估计是控制 IO 方向的. 你得从 IO 寄存器读写才行. 看手册呀. 我没弄过 LPC, 你在板子上试试?
另外, 可以运行下面这个程序, 顺便理解联合体和结构体:

1. #include <stdio.h>
   
2. 
   
3. #define    __IO         volatile
   
4. 
   
5. union {
   
6.         __IO unsigned int   FIODIR ;
   
7. 
   
8.         struct {
   
9.                 __IO unsigned short   FIODIRL ;
   
10.                 __IO unsigned short   FIODIRH ;
    
11.         };
    
12. 
    
13.         struct {
    
14.                 __IO unsigned char   FIODIR0 ;
    
15.                 __IO unsigned char   FIODIR1 ;
    
16.                 __IO unsigned char   FIODIR2 ;
    
17.                 __IO unsigned char   FIODIR3 ;
    
18.         };
    
19. } IO_DIR;
    
20. 
    
21. int main(void)
    
22. {
    
23.         IO_DIR.FIODIR = 0x12345678;
    
24. 
    
25.         printf("%x\n\n", IO_DIR.FIODIR);
    
26. 
    
27.         printf("%x\n",   IO_DIR.FIODIRH);
    
28.         printf("%x\n\n", IO_DIR.FIODIRL);
    
29. 
    
30.         printf("%x\n", IO_DIR.FIODIR0);
    
31.         printf("%x\n", IO_DIR.FIODIR1);
    
32.         printf("%x\n", IO_DIR.FIODIR2);
    
33.         printf("%x\n", IO_DIR.FIODIR3);
    
34. 
    
35.         return 0;
    
36. }
    

复制代码

techbaby

1. /******************************************************************************/
   
2. /*                         Peripheral memory map                              */
   
3. /******************************************************************************/
   
4. /* Base addresses                                                             */
   
5. #define LPC_FLASH_BASE        (0x00000000UL)
   
6. #define LPC_RAM_BASE          (0x10000000UL)
   
7. #define LPC_PERI_RAM_BASE     (0x20000000UL)
   
8. #define LPC_APB0_BASE         (0x40000000UL)
   
9. #define LPC_APB1_BASE         (0x40080000UL)
   
10. #define LPC_AHB_BASE          (0x20080000UL)
    
11. #define LPC_CM3_BASE          (0xE0000000UL)
    
12. 
    
13. /* APB0 peripherals                                                           */
    
14. #define LPC_WDT_BASE          (LPC_APB0_BASE + 0x00000)
    
15. #define LPC_TIM0_BASE         (LPC_APB0_BASE + 0x04000)
    
16. #define LPC_TIM1_BASE         (LPC_APB0_BASE + 0x08000)
    
17. #define LPC_UART0_BASE        (LPC_APB0_BASE + 0x0C000)
    
18. #define LPC_UART1_BASE        (LPC_APB0_BASE + 0x10000)
    
19. #define LPC_PWM0_BASE         (LPC_APB0_BASE + 0x14000)
    
20. #define LPC_PWM1_BASE         (LPC_APB0_BASE + 0x18000)
    
21. #define LPC_I2C0_BASE         (LPC_APB0_BASE + 0x1C000)
    
22. #define LPC_SPI_BASE          (LPC_APB0_BASE + 0x20000)
    
23. #define LPC_RTC_BASE          (LPC_APB0_BASE + 0x24000)
    
24. #define LPC_GPIOINT_BASE      (LPC_APB0_BASE + 0x28080)
    
25. #define LPC_IOCON_BASE        (LPC_APB0_BASE + 0x2C000)
    
26. #define LPC_SSP1_BASE         (LPC_APB0_BASE + 0x30000)
    
27. #define LPC_ADC_BASE          (LPC_APB0_BASE + 0x34000)
    
28. #define LPC_CANAF_RAM_BASE    (LPC_APB0_BASE + 0x38000)
    
29. #define LPC_CANAF_BASE        (LPC_APB0_BASE + 0x3C000)
    
30. #define LPC_CANCR_BASE        (LPC_APB0_BASE + 0x40000)
    
31. #define LPC_CAN1_BASE         (LPC_APB0_BASE + 0x44000)
    
32. #define LPC_CAN2_BASE         (LPC_APB0_BASE + 0x48000)
    
33. #define LPC_I2C1_BASE         (LPC_APB0_BASE + 0x5C000)
    
34. 
    
35. /* APB1 peripherals                                                           */
    
36. #define LPC_SSP0_BASE         (LPC_APB1_BASE + 0x08000)
    
37. #define LPC_DAC_BASE          (LPC_APB1_BASE + 0x0C000)
    
38. #define LPC_TIM2_BASE         (LPC_APB1_BASE + 0x10000)
    
39. #define LPC_TIM3_BASE         (LPC_APB1_BASE + 0x14000)
    
40. #define LPC_UART2_BASE        (LPC_APB1_BASE + 0x18000)
    
41. #define LPC_UART3_BASE        (LPC_APB1_BASE + 0x1C000)
    
42. #define LPC_I2C2_BASE         (LPC_APB1_BASE + 0x20000)
    
43. #define LPC_UART4_BASE        (LPC_APB1_BASE + 0x24000)
    
44. #define LPC_I2S_BASE          (LPC_APB1_BASE + 0x28000)
    
45. #define LPC_SSP2_BASE         (LPC_APB1_BASE + 0x2C000)
    
46. #define LPC_RIT_BASE          (LPC_APB1_BASE + 0x30000)
    
47. #define LPC_MCPWM_BASE        (LPC_APB1_BASE + 0x38000)
    
48. #define LPC_QEI_BASE          (LPC_APB1_BASE + 0x3C000)
    
49. #define LPC_MCI_BASE          (LPC_APB1_BASE + 0x40000)
    
50. #define LPC_SC_BASE           (LPC_APB1_BASE + 0x7C000)
    
51. 
    
52. /* AHB peripherals                                                            */
    
53. #define LPC_GPDMA_BASE        (LPC_AHB_BASE  + 0x00000)
    
54. #define LPC_GPDMACH0_BASE     (LPC_AHB_BASE  + 0x00100)
    
55. #define LPC_GPDMACH1_BASE     (LPC_AHB_BASE  + 0x00120)
    
56. #define LPC_GPDMACH2_BASE     (LPC_AHB_BASE  + 0x00140)
    
57. #define LPC_GPDMACH3_BASE     (LPC_AHB_BASE  + 0x00160)
    
58. #define LPC_GPDMACH4_BASE     (LPC_AHB_BASE  + 0x00180)
    
59. #define LPC_GPDMACH5_BASE     (LPC_AHB_BASE  + 0x001A0)
    
60. #define LPC_GPDMACH6_BASE     (LPC_AHB_BASE  + 0x001C0)
    
61. #define LPC_GPDMACH7_BASE     (LPC_AHB_BASE  + 0x001E0)
    
62. #define LPC_EMAC_BASE         (LPC_AHB_BASE  + 0x04000)
    
63. #define LPC_LCD_BASE          (LPC_AHB_BASE  + 0x08000)
    
64. #define LPC_USB_BASE          (LPC_AHB_BASE  + 0x0C000)
    
65. #define LPC_CRC_BASE          (LPC_AHB_BASE  + 0x10000)
    
66. #define LPC_SPIFI_BASE        (LPC_AHB_BASE  + 0x14000)
    
67. #define LPC_GPIO0_BASE        (LPC_AHB_BASE  + 0x18000)
    
68. #define LPC_GPIO1_BASE        (LPC_AHB_BASE  + 0x18020)
    
69. #define LPC_GPIO2_BASE        (LPC_AHB_BASE  + 0x18040)
    
70. #define LPC_GPIO3_BASE        (LPC_AHB_BASE  + 0x18060)
    
71. #define LPC_GPIO4_BASE        (LPC_AHB_BASE  + 0x18080)
    
72. #define LPC_GPIO5_BASE        (LPC_AHB_BASE  + 0x180A0)
    
73. #define LPC_EMC_BASE          (LPC_AHB_BASE  + 0x1C000)
    
74. 
    
75. #define LPC_EEPROM_BASE       (LPC_FLASH_BASE+ 0x200080)
    
76. 
    
77. 
    
78. /******************************************************************************/
    
79. /*                         Peripheral declaration                             */
    
80. /******************************************************************************/
    
81. #define LPC_SC                ((LPC_SC_TypeDef        *) LPC_SC_BASE       )
    
82. #define LPC_WDT               ((LPC_WDT_TypeDef       *) LPC_WDT_BASE      )
    
83. #define LPC_TIM0              ((LPC_TIM_TypeDef       *) LPC_TIM0_BASE     )
    
84. #define LPC_TIM1              ((LPC_TIM_TypeDef       *) LPC_TIM1_BASE     )
    
85. #define LPC_TIM2              ((LPC_TIM_TypeDef       *) LPC_TIM2_BASE     )
    
86. #define LPC_TIM3              ((LPC_TIM_TypeDef       *) LPC_TIM3_BASE     )
    
87. #define LPC_RIT               ((LPC_RIT_TypeDef       *) LPC_RIT_BASE      )
    
88. #define LPC_UART0             ((LPC_UART_TypeDef      *) LPC_UART0_BASE    )
    
89. #define LPC_UART1             ((LPC_UART1_TypeDef     *) LPC_UART1_BASE    )
    
90. #define LPC_UART2             ((LPC_UART_TypeDef      *) LPC_UART2_BASE    )
    
91. #define LPC_UART3             ((LPC_UART_TypeDef      *) LPC_UART3_BASE    )
    
92. #define LPC_UART4             ((LPC_UART4_TypeDef     *) LPC_UART4_BASE    )
    
93. #define LPC_PWM0              ((LPC_PWM_TypeDef       *) LPC_PWM0_BASE     )
    
94. #define LPC_PWM1              ((LPC_PWM_TypeDef       *) LPC_PWM1_BASE     )
    
95. #define LPC_I2C0              ((LPC_I2C_TypeDef       *) LPC_I2C0_BASE     )
    
96. #define LPC_I2C1              ((LPC_I2C_TypeDef       *) LPC_I2C1_BASE     )
    
97. #define LPC_I2C2              ((LPC_I2C_TypeDef       *) LPC_I2C2_BASE     )
    
98. #define LPC_I2S               ((LPC_I2S_TypeDef       *) LPC_I2S_BASE      )
    
99. #define LPC_SPI               ((LPC_SPI_TypeDef       *) LPC_SPI_BASE      )
    
100. #define LPC_RTC               ((LPC_RTC_TypeDef       *) LPC_RTC_BASE      )
     
101. #define LPC_GPIOINT           ((LPC_GPIOINT_TypeDef   *) LPC_GPIOINT_BASE  )
     
102. #define LPC_IOCON             ((LPC_IOCON_TypeDef     *) LPC_IOCON_BASE    )
     
103. #define LPC_SSP0              ((LPC_SSP_TypeDef       *) LPC_SSP0_BASE     )
     
104. #define LPC_SSP1              ((LPC_SSP_TypeDef       *) LPC_SSP1_BASE     )
     
105. #define LPC_SSP2              ((LPC_SSP_TypeDef       *) LPC_SSP2_BASE     )
     
106. #define LPC_ADC               ((LPC_ADC_TypeDef       *) LPC_ADC_BASE      )
     
107. #define LPC_DAC               ((LPC_DAC_TypeDef       *) LPC_DAC_BASE      )
     
108. #define LPC_CANAF_RAM         ((LPC_CANAF_RAM_TypeDef *) LPC_CANAF_RAM_BASE)
     
109. #define LPC_CANAF             ((LPC_CANAF_TypeDef     *) LPC_CANAF_BASE    )
     
110. #define LPC_CANCR             ((LPC_CANCR_TypeDef     *) LPC_CANCR_BASE    )
     
111. #define LPC_CAN1              ((LPC_CAN_TypeDef       *) LPC_CAN1_BASE     )
     
112. #define LPC_CAN2              ((LPC_CAN_TypeDef       *) LPC_CAN2_BASE     )
     
113. #define LPC_MCPWM             ((LPC_MCPWM_TypeDef     *) LPC_MCPWM_BASE    )
     
114. #define LPC_QEI               ((LPC_QEI_TypeDef       *) LPC_QEI_BASE      )
     
115. #define LPC_MCI               ((LPC_MCI_TypeDef       *) LPC_MCI_BASE      )
     
116. #define LPC_GPDMA             ((LPC_GPDMA_TypeDef     *) LPC_GPDMA_BASE    )
     
117. #define LPC_GPDMACH0          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH0_BASE )
     
118. #define LPC_GPDMACH1          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH1_BASE )
     
119. #define LPC_GPDMACH2          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH2_BASE )
     
120. #define LPC_GPDMACH3          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH3_BASE )
     
121. #define LPC_GPDMACH4          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH4_BASE )
     
122. #define LPC_GPDMACH5          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH5_BASE )
     
123. #define LPC_GPDMACH6          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH6_BASE )
     
124. #define LPC_GPDMACH7          ((LPC_GPDMACH_TypeDef   *) LPC_GPDMACH7_BASE )
     
125. #define LPC_EMAC              ((LPC_EMAC_TypeDef      *) LPC_EMAC_BASE     )
     
126. #define LPC_LCD               ((LPC_LCD_TypeDef       *) LPC_LCD_BASE      )
     
127. #define LPC_USB               ((LPC_USB_TypeDef       *) LPC_USB_BASE      )
     
128. #define LPC_GPIO0             ((LPC_GPIO_TypeDef      *) LPC_GPIO0_BASE    )
     
129. #define LPC_GPIO1             ((LPC_GPIO_TypeDef      *) LPC_GPIO1_BASE    )
     
130. #define LPC_GPIO2             ((LPC_GPIO_TypeDef      *) LPC_GPIO2_BASE    )
     
131. #define LPC_GPIO3             ((LPC_GPIO_TypeDef      *) LPC_GPIO3_BASE    )
     
132. #define LPC_GPIO4             ((LPC_GPIO_TypeDef      *) LPC_GPIO4_BASE    )
     
133. #define LPC_GPIO5             ((LPC_GPIO_TypeDef      *) LPC_GPIO5_BASE    )
     
134. #define LPC_EMC               ((LPC_EMC_TypeDef       *) LPC_EMC_BASE      )
     
135. #define LPC_CRC               ((LPC_CRC_TypeDef       *) LPC_CRC_BASE      )
     
136. #define LPC_SPIFI             ((LPC_SPIFI_TypeDef     *) LPC_SPIFI_BASE    )
     
137. #define LPC_EEPROM            ((LPC_EEPROM_TypeDef    *) LPC_EEPROM_BASE   )

复制代码

techbaby

上面代码。

每个功能模块的地址都先用宏定义好了。然后再用宏将地址强制类型转换为相应结构体的指针。

Excellence

所有你看到的英文名字，最后都要转化为地址。。
即
#define LPC_FLASH_BASE        (0x00000000UL)
#define LPC_RAM_BASE          (0x10000000UL)
#define LPC_PERI_RAM_BASE     (0x20000000UL)
#define LPC_APB0_BASE         (0x40000000UL)
#define LPC_APB1_BASE         (0x40080000UL)
#define LPC_AHB_BASE          (0x20080000UL)
#define LPC_CM3_BASE          (0xE0000000UL)

Excellence

头文件的名字可以随便叫。
但是地址要对。

19781011

感谢楼上几位的回复。
你们提供的各功能模块的地址宏定义我在LPC17xx.h中也看到了。
还是拿GPIO来举例，
LPC17xx.h中对GPIO0的地址宏定义如下：
#define LPC_GPIO_BASE         (0x2009C000UL)
#define LPC_GPIO1_BASE       (LPC_GPIO_BASE + 0x00020)
#define LPC_GPIO1                ((LPC_GPIO_TypeDef  *) LPC_GPIO1_BASE)
从上面三句代码可以看出，GPIO1的起始地址为0x2009C020，这与手册上的GPIO1的FIO0DIR，也就是GPIO1的起始地址是一致的。
但是如果使用LPC_GPIO1->FIOSET这句代码，那么编译器是如何将LPC_GPIO1->FIOSET这句代码指向地址为0x0x2009C038这个地址的呢？
虽然在LPC17xx.h里有对GPIO模块定义的共用体、结构体中有对FIOSET进行定义，如下面代码：
00191 /*------------- General Purpose Input/Output (GPIO) --------------------------*/
00193 typedef struct
00194 {
00195   union {
00196     __IO uint32_t FIODIR;
00197     struct {
00198       __IO uint16_t FIODIRL;
00199       __IO uint16_t FIODIRH;
00200     };
00201     struct {
00202       __IO uint8_t  FIODIR0;
00203       __IO uint8_t  FIODIR1;
00204       __IO uint8_t  FIODIR2;
00205       __IO uint8_t  FIODIR3;
00206     };
00207   };
00208   uint32_t RESERVED0[3];
00209   union {
00210     __IO uint32_t FIOMASK;
00211     struct {
00212       __IO uint16_t FIOMASKL;
00213       __IO uint16_t FIOMASKH;
00214     };
00215     struct {
00216       __IO uint8_t  FIOMASK0;
00217       __IO uint8_t  FIOMASK1;
00218       __IO uint8_t  FIOMASK2;
00219       __IO uint8_t  FIOMASK3;
00220     };
00221   };
00222   union {
00223     __IO uint32_t FIOPIN;
00224     struct {
00225       __IO uint16_t FIOPINL;
00226       __IO uint16_t FIOPINH;
00227     };
00228     struct {
00229       __IO uint8_t  FIOPIN0;
00230       __IO uint8_t  FIOPIN1;
00231       __IO uint8_t  FIOPIN2;
00232       __IO uint8_t  FIOPIN3;
00233     };
00234   };
00235   union {
00236     __IO uint32_t FIOSET;
00237     struct {
00238       __IO uint16_t FIOSETL;
00239       __IO uint16_t FIOSETH;
00240     };
00241     struct {
00242       __IO uint8_t  FIOSET0;
00243       __IO uint8_t  FIOSET1;
00244       __IO uint8_t  FIOSET2;
00245       __IO uint8_t  FIOSET3;
00246     };
00247   };
00248   union {
00249     __O  uint32_t FIOCLR;
00250     struct {
00251       __O  uint16_t FIOCLRL;
00252       __O  uint16_t FIOCLRH;
00253     };
00254     struct {
00255       __O  uint8_t  FIOCLR0;
00256       __O  uint8_t  FIOCLR1;
00257       __O  uint8_t  FIOCLR2;
00258       __O  uint8_t  FIOCLR3;
00259     };
00260   };
00261 } LPC_GPIO_TypeDef;

但并没有指定FIOSET这个结构体变量的值（地址），实在不清楚编译器是如何将LPC_GPIO1->FIOSET这句话转为0x0x2009C038这个地址的。
更何况实际使用中LPC_GPIO1->FIOSET，LPC_GPIO1->FIOSETL，LPC_GPIO1->FIOSETH这三句代码可以使用，也就是说，编译器指定了实际的地址，而LPC_GPIO1->FIOSET0......LPC_GPIO1->FIOSET3，这四句却不能用

19781011

木有人帮忙回答吗

kebaojun305

请使用 Source Insight 来查看库函数或者程序，你就不会问这个问题了。直接鼠标一点就出来原始位置了。你还是没有找对地方。