LGT内部的ESD用的二极管，是否可以用于把电平箝位在Vcc+0.7V？

guolun · 发表于 2013-12-29 14:25:56

LGT的datasheet 49页，有下面这个图：
我的理解是：Pxn的输入电压大于（Vcc+0.7）V，d1导通，Pxn输入电压低于 -0.7V，d2导通。
我用万用表测量，发现从地到Pxn有0.6V的二极管压降，d2是导通了。但从Pxn到Pin4（Vcc）没有出现0.6V的二极管压降，d1没有导通？还是LGT内部有自己的Vcc？

LGT · 发表于 2013-12-29 15:09:15

那种是ESD二极管，特性和普通的二极管有很大的差别，反向导通是需要很高的瞬变电压（如静电这样）
反省导通后，呈现非常小的低阻特性，将静电能量从就近的电源上释放到。

guolun · 发表于 2013-12-29 20:21:19

LGT 发表于 2013-12-29 15:09
那种是ESD二极管，特性和普通的二极管有很大的差别，反向导通是需要很高的瞬变电压（如静电这样）
反省导 ...

从图中来看，不是这样的用法，是正向导通就可以了。

LGT · 发表于 2013-12-29 20:31:00

guolun 发表于 2013-12-29 20:21
从图中来看，不是这样的用法，是正向导通就可以了。

嗯，你说的对，此芯片的esd power，和i/o的power不是直通的。

guolun · 发表于 2013-12-29 20:41:17

我用12V电源串联一个51K的电阻，连接到io口，测量到io口的电压真的是5.5V，看来高电平可以接入io口，前提是有串联的电阻，避免大电流进入io口。

LGT · 发表于 2013-12-30 09:32:12

guolun 发表于 2013-12-29 20:41
我用12V电源串联一个51K的电阻，连接到io口，测量到io口的电压真的是5.5V，看来高电平可以接入io口，前提是 ...

是这样， ATMEL的同样也是，我们也有测试过。

guolun · 发表于 2013-12-30 15:52:36

LGT 发表于 2013-12-30 09:32
是这样， ATMEL的同样也是，我们也有测试过。

如果外围设备输出的电压大于5V，可以不经过光耦，通过串联200K的电阻，直接输入LGT的io口，这样应用起来很方便。

gdrc · 发表于 2013-12-30 19:44:38

串联电阻后，加上箝位二极管，这样更保险！

guolun · 发表于 2014-1-1 21:48:56

gdrc 发表于 2013-12-30 19:44
串联电阻后，加上箝位二极管，这样更保险！

楼上我测试过，内部的ESD二极管起到了箝位二极管的作用了。

stm8s · 发表于 2014-1-1 22:10:47

同样关注，类式的这种内部结构是否都可以这么用

LGT内部的ESD用的二极管，是否可以用于把电平箝位在Vcc+0.7V？

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！