搜索
bottom↓
回复: 1

求助:DDR2芯片的刷新时间间隔问题

[复制链接]

出0入0汤圆

发表于 2014-11-20 17:10:36 | 显示全部楼层 |阅读模式
请问DDR2中的刷新间隔7.8125us是怎么计算出来的呢? 一般存储体中电容的数据有效保存期上限是64ms,即每一行刷新的循环周期是64ms。这样刷新速度就是:行数量/64ms。一般的DDR2或DDR3手册中给出的Refresh count都是8192,因而得出刷新间隔64ms/8192=7.8125us,我很疑惑为什么是8192,应该是芯片的行数量才对啊?而行的数量应该是由行地址数量来决定的?从手册上看,这个刷新间隔跟行地址数量并没有关系?这是为什么?我参考的DDR2器件是MT47H128M16RT-25E IT_C

出0入0汤圆

发表于 2014-11-20 17:33:57 | 显示全部楼层
这个一般和内存颗粒内部有关系,有些会一次同时刷好几行,总之会满足64ms内周期性的来刷同一行。
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-5-5 07:28

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表