关于KV31F中ADC引脚的接法疑问？

gaolf_2012 · 发表于 2015-3-5 13:26:19

初次接触KV31F512VLH12 ,64脚的芯片，AD部分引脚定义如下
7----ADC0_SE6a
8----ADC0_SEG7a
9----ADC0_DP0/ADC1_DP3
10----ADC0_DM0/ADC1_DM3
11----ADC1_DP0/ADC0_DP3
12----ADC1_DM0/ADC0_DM3

项目需要进行4路AD转换
问题1
AD工作于单端模式下时，9,10,11,12怎么接？
7,8,9，11脚分别接模拟信号
10，12脚是不是没有用？

问题2
由于此芯片有两个ADC模块，那么配置ADC1为差分，ADC0为单端
7 ADC0_SEG6,8 ADC0_SEG7
11，12 ADC1差分输入0；9，10作为ADC1差分输入3
这么配置行不行？

FSL_TICS_ZP · 发表于 2015-3-5 17:05:21

1. 以9--ADC0_DP0/ADC1_DP3为例，说明该引脚可以作为ADC0,ADC采样引脚，但记住同一时间只能支持一个ADC模块。
至于接法，我暂且理解为硬件电路设计部分，其接法与一般ADC采样的接法一致的。而ADC_DP0具体是对应ADC模块中那个通道，你可以在第三章查看。
2. 引脚分配没问题。

gaolf_2012 · 发表于 2015-3-6 07:29:16

FSL_TICS_ZP 发表于 2015-3-5 17:05
1. 以9--ADC0_DP0/ADC1_DP3为例，说明该引脚可以作为ADC0,ADC采样引脚，但记住同一时间只能支持一个ADC模块 ...

请问作为单端采样输入时10，12脚是悬空处理还是接地呢？

FSL_TICS_ZP · 发表于 2015-3-6 09:43:32

gaolf_2012 发表于 2015-3-6 07:29
请问作为单端采样输入时10，12脚是悬空处理还是接地呢？

最好通过一个电阻或者电容接地

gaolf_2012 · 发表于 2015-3-6 10:36:09

FSL_TICS_ZP 发表于 2015-3-6 09:43
最好通过一个电阻或者电容接地

谢谢！这种做法有没有什么应用笔记来参考？

FSL_TICS_ZP · 发表于 2015-3-6 10:43:21

chunyu · 发表于 2015-3-6 10:58:57

学习看看

关于KV31F中ADC引脚的接法疑问？

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源