266M,DDR2,做了等长，不做阻抗匹配的有没有，请举手给我壮胆

advarx21ic · 发表于 2019-8-20 09:36:48

刚画了个6层板，DDR2，第一次搞，不想弄阻抗匹配，也不会。不知道有没有问题。

等长是处理了的。有没有也这样做的，让我放心一下

advarx21ic · 发表于 2019-8-20 09:41:14

rerainings 发表于 2019-8-20 09:40
166的表示没有处理等长

我的166也不做等长哈

Eric_Xue · 发表于 2019-8-20 09:41:37

都做6层板了，让PCB板厂给你做下阻抗匹配呗

myiccdream · 发表于 2019-8-20 09:45:51

单片DDR的话不用作。我AM3352的单片DDR也没做

advarx21ic · 发表于 2019-8-20 09:56:39

myiccdream 发表于 2019-8-20 09:45
单片DDR的话不用作。我AM3352的单片DDR也没做

我的是单片ddr

rniu · 发表于 2019-8-20 09:57:11

等长带来的相位延迟改善和阻抗不匹配导致的振铃比，可能微乎其微

advarx21ic · 发表于 2019-8-20 09:57:21

Eric_Xue 发表于 2019-8-20 09:41
都做6层板了，让PCB板厂给你做下阻抗匹配呗

问题是要出文件给板厂，这个不会呀，没做过

advarx21ic · 发表于 2019-8-20 09:58:25

rniu 发表于 2019-8-20 09:57
等长带来的相位延迟改善和阻抗不匹配导致的振铃比，可能微乎其微

你的意思是阻抗匹配比等长重要？

aammoo · 发表于 2019-8-20 10:01:36

我宁愿做阻抗不做等长

advarx21ic · 发表于 2019-8-20 10:07:02

aammoo 发表于 2019-8-20 10:01
我宁愿做阻抗不做等长

好吧，我努力学一下阻抗匹配吧

shell.albert · 发表于 2019-8-20 10:08:16

等长只会使信号质量变差，等差一般用于调节时序。
顶楼上，宁阻抗不等长。

jianbo513 · 发表于 2019-8-20 10:08:38

看芯片具体规格，速率比较低，时间预留大，不用做等长。

Divingbear · 发表于 2019-8-20 10:52:26

advarx21ic 发表于 2019-8-20 09:58
你的意思是阻抗匹配比等长重要？

你算算就知道了，
266MHz的全波长应该是1米多，你90度相位差就是25cm，你算算你CPU到DDR的线束总长度有这么长吗？
而阻抗匹配不良导致的反射，铃振会直接破坏高速信号的完整性，比较直观的解释就是差分信号的眼图测试，会直接影响单调性测试和眼图的张开度

其实阻抗匹配没你想的那么难搞的，你只要把DDR线束和要求的匹配阻抗要求提出来，板厂会帮你计算一个线宽线距的要求，让他们按照计算好的线宽线距替代你之前的线宽线距进行压板即可。
如果要自己搞的话，就去看看DDR2的spec，然后下个SI9000的软件算一下，但是还是要建议和板厂确认一下为妥。

advarx21ic · 发表于 2019-8-20 11:06:56

感谢你的回复，我上网查查怎样计算阻抗的先。

瑜先生 · 发表于 2019-8-20 11:13:09

阻抗要做，加钱pcb厂商会给你做，6层板阻抗模型很固定。

rtems · 发表于 2019-8-20 11:15:49

找PCB厂家要参数，阻抗不麻烦，都六层板了，不差一哆嗦

jianfengxixi · 发表于 2019-8-20 14:25:52

电路理论基础有一章讲的，好像叫均匀传输线

wye11083 · 发表于 2019-8-20 14:26:54

表示什么都不做，随便拉，然后为了省电，ODT都禁掉，最后跑550Mbps时有误码发生，降至500Mbps勉强能正常工作。打开ODT之后没有误码，但是FPGA烫得不能摸。

htjgdw · 发表于 2019-8-20 16:58:38

单颗DDR3四层板等长没有终端电阻随便画可以跑667Mbps

cht-rtos · 发表于 2019-8-20 17:04:26

让板厂把典型叠层及阻抗控制的线宽告诉你

ziruo2002ab · 发表于 2019-8-20 17:11:02

阻抗绝对比等长重要。楼主这个是拣了芝麻丢了西瓜。
算一下，假设阻抗不匹配，系统需要4次反射稳定下来，一次反射所用时间1ns（20cm），那么你的时间余量损失了4ns。
而假设你无法做到等长（这在layout中是常有的是），导致不匹配最大长度2cm，那么你损失了0.1ns
这可是40倍的差距！！！！！！！！！！！！！

ziruo2002ab · 发表于 2019-8-20 17:15:14

各种layout指导，把等长说的非常重要，是在假设阻抗匹配的情况下。IC厂家他们就是把layout写的要无懈可击，以便出问题了他们不用负责，这导致国内攻城狮总觉得这鸟玩意儿非常重要，非死不可，要10mil的不匹配度，哈哈哈哈哈。回过头来看，老子恨死了那些guideline了。然而大家都是混口饭吃，谁真的研究过，煞笔一大堆

leiyitan · 发表于 2019-8-20 17:26:28

ziruo2002ab 发表于 2019-8-20 17:15
各种layout指导，把等长说的非常重要，是在假设阻抗匹配的情况下。IC厂家他们就是把layout写的要无懈 ...

感谢分享经验，拯救我们这些煞笔
有一些时候遇到一些不懂装懂SB客户，
真是很难受又很开森...

阿豪博士 · 发表于 2019-8-20 17:28:43

DDR2 没关系的！

lrth · 发表于 2019-8-20 17:54:27

ziruo2002ab 发表于 2019-8-20 17:15
各种layout指导，把等长说的非常重要，是在假设阻抗匹配的情况下。IC厂家他们就是把layout写的要无懈 ...

那么问题来了。真出了问题，领导问你为啥不按guideline做，你就只能背锅了

angler12 · 发表于 2019-8-20 18:10:01

6层做一次PCB和SMT都不容易，还是做个阻抗匹配要求。

prow · 发表于 2019-8-20 20:35:47

实在舍不得钱，就用si9000计算一下就行了

gliet_su · 发表于 2019-8-20 22:16:54

ziruo2002ab 发表于 2019-8-20 17:15
各种layout指导，把等长说的非常重要，是在假设阻抗匹配的情况下。IC厂家他们就是把layout写的要无懈 ...

明白人，还有那种晶振底下绝对不能走线的，都十几层板，都隔了好几层地了，还说不能走。

advarx21ic · 发表于 2019-8-20 22:20:43

myiccdream 发表于 2019-8-20 09:45
单片DDR的话不用作。我AM3352的单片DDR也没做

请问你跑多少M的频率？

littlebadbay · 发表于 2019-8-20 23:07:09

速率这么低随便走，如果速率上500M就需要处理一下了

ghhuang · 发表于 2019-8-21 12:20:59

advarx21ic 发表于 2019-8-20 11:06
感谢你的回复，我上网查查怎样计算阻抗的先。

DDR表层5.5-5.7MIL，内层4MIL （单端50OHM）就可以了交给板厂，告知对应参考层，他们会调整的。

ghhuang · 发表于 2019-8-21 12:22:12

按上面我说的，可以适应任何DDR，及板厂调整，有比较大的冗余

lb0857 · 发表于 2019-8-21 13:02:06

这样做及时样品正常,今后量产问题一大堆时不时就会花屏

jcrorxp · 发表于 2019-8-21 13:48:59

ziruo2002ab 发表于 2019-8-20 17:11
阻抗绝对比等长重要。楼主这个是拣了芝麻丢了西瓜。
算一下，假设阻抗不匹配，系统需要4次反射稳定下来，一 ...

好像有点道理~~~尼玛HDMI转MIPI 等长走死人。。。

myiccdream · 发表于 2019-8-21 17:17:58

本帖最后由 myiccdream 于 2019-8-21 17:28 编辑

advarx21ic 发表于 2019-8-20 22:20
请问你跑多少M的频率？

400, 单片的DDR，
你做不做阻抗用IBIS模型找会的童鞋仿真一下比在这讨论好的多。
当然你要是找得到人仿真也不会再这问了

=======
得提醒你的是，DDR参考层也必须完整，最好是所有的走线都有完整的GND参考层。

fengxin32 · 发表于 2019-8-22 22:07:22

JLC不是有阻抗神器么？我用的还比较顺手

advarx21ic · 发表于 2019-8-23 08:06:19

fengxin32 发表于 2019-8-22 22:07
JLC不是有阻抗神器么？我用的还比较顺手

在哪里？能给个网址吗？

tianheyun12 · 发表于 2019-8-23 08:40:48

ziruo2002ab 发表于 2019-8-20 17:11
阻抗绝对比等长重要。楼主这个是拣了芝麻丢了西瓜。
算一下，假设阻抗不匹配，系统需要4次反射稳定下来，一 ...

反射是是对信号回波损耗的影响，从而影响信号质量，和4ns的损失有什么关系？

266M,DDR2,做了等长，不做阻抗匹配的有没有，请举手给我壮胆

阿莫论坛20周年了！感谢大家的支持与爱护！！