求推荐一款100MHZ存储速度的FIFO

墨逸、 · 发表于 2019-12-1 08:57:06

如题，最好能有半满标志，类似于IDT7204这种的，不知道诸位有何高见？

zouzhichao · 发表于 2019-12-1 09:10:38

用fpga？

NJ8888 · 发表于 2019-12-1 09:25:14

7204容量很小的，xilinx FPGA内部的bram够的，大容量用FPGA加外部ddr

hxled123 · 发表于 2019-12-1 09:31:47

用FPGA合适，价格不高，顺便把逻辑都做进去

wye11083 · 发表于 2019-12-1 09:33:34

NJ8888 发表于 2019-12-1 09:25
7204容量很小的，xilinx FPGA内部的bram够的，大容量用FPGA加外部ddr

是的，又想容量大，又想速度快，只能fpga。其实用ddr做fifo也有一些问题，容量是大了，几百mb都可以，但是延时也同样大了。sram延时通常不超过50ns（双握手），用ddr基本得100ns起步。

castiello · 发表于 2019-12-1 10:18:33

用CPLD加SDRAM也行

huike · 发表于 2019-12-1 10:35:57

请教一下，一般的FPGA，不外扩SRAM或DDR，做FIFO能做多大的存储空间

wye11083 · 发表于 2019-12-1 10:43:02

huike 发表于 2019-12-1 10:35
请教一下，一般的FPGA，不外扩SRAM或DDR，做FIFO能做多大的存储空间

不说价格就是在耍无赖。25元有安路内置sdr/ddr的片子，纯sram好像有50kbyte以上，内置ddr好像是8mbyte，xilinx是64kbyte

huike · 发表于 2019-12-1 10:50:44

wye11083 发表于 2019-12-1 10:43
不说价格就是在耍无赖。25元有安路内置sdr/ddr的片子，纯sram好像有50kbyte以上，内置ddr好像是8mbyte，x ...

Altera的FPGA芯片 EP4CE6E22C8N
参数简介：
LAB/CLB 数：392
逻辑元件/单元数：6272
总 RAM 位数：276480
I/O 数：91
电压 - 电源：1.15 V ~ 1.25 V
安装类型：表面贴装
工作温度：0°C ~ 85°C（TJ）
封装/外壳：144-LQFP 裸露焊盘
供应商器件封装：144-EQFP（20x20）
以上的RAM位数就是可以做FIFO的空间是吗？

NJ8888 · 发表于 2019-12-1 10:51:10

wye11083 发表于 2019-12-1 09:33
是的，又想容量大，又想速度快，只能fpga。其实用ddr做fifo也有一些问题，容量是大了，几百mb都可以，但 ...

fifo是顺序地址读写，刚好适应ddr的bank访问机制，速度不会慢，由于它是没法连续写读，要FPGA里再加个小fifo来缓冲连续性与阵发性访问的矛盾。

NJ8888 · 发表于 2019-12-1 10:53:41

huike 发表于 2019-12-1 10:50
Altera的FPGA芯片 EP4CE6E22C8N
参数简介：
LAB/CLB 数：392

最便宜的带引脚xc6slx9，记忆中好像有32个1k9位bram，可以做32k字节fifo

墨逸、 · 发表于 2019-12-1 11:02:37

楼上诸位，我也清楚这种情况最适合搞个Fpga，但是我不会用啊，这是最大的问题

wye11083 · 发表于 2019-12-1 11:03:27

NJ8888 发表于 2019-12-1 10:51
fifo是顺序地址读写，刚好适应ddr的bank访问机制，速度不会慢，由于它是没法连续写读，要FPGA里再加个小f ...

延时，大兄弟。至少要100ns数据才能有响应。带宽我没否认。

wye11083 · 发表于 2019-12-1 11:04:08

huike 发表于 2019-12-1 10:50
Altera的FPGA芯片 EP4CE6E22C8N
参数简介：
LAB/CLB 数：392

altera的不建议，相同价格的SRAM太少了，而且开发工具不专业。

huike · 发表于 2019-12-1 11:13:27

wye11083 发表于 2019-12-1 11:04
altera的不建议，相同价格的SRAM太少了，而且开发工具不专业。

谢谢，FPGA完全是外行。偶尔用CPLD做些简单逻辑。

huike · 发表于 2019-12-1 11:14:21

NJ8888 发表于 2019-12-1 10:53
最便宜的带引脚xc6slx9，记忆中好像有32个1k9位bram，可以做32k字节fifo

谢谢！！！
好久以前用过9572

NJ8888 · 发表于 2019-12-1 11:29:53

wye11083 发表于 2019-12-1 11:03
延时，大兄弟。至少要100ns数据才能有响应。带宽我没否认。

不理解你说的延时对你有何不利影响

redroof · 发表于 2019-12-1 11:36:49

wye11083 发表于 2019-12-1 11:03
延时，大兄弟。至少要100ns数据才能有响应。带宽我没否认。

反正fifo原本就只能顺序访问，你在fpga里做个小的sram构成的fifo来缓冲就行。

redroof · 发表于 2019-12-1 11:42:18

wye11083 发表于 2019-12-1 11:03
延时，大兄弟。至少要100ns数据才能有响应。带宽我没否认。

想想spi接口flash，内部的读速度多慢，对外还不是一样可以表现为超过100兆的读速度。只要在内部用高速ram缓存一点数据就行，至少缓存两页就够。在第一页被外面读走后，开始读第二页，然后硬件就自动去填充第一页。第二页读空之前填满第一页就不会中断

redroof · 发表于 2019-12-1 11:47:50

NJ8888 发表于 2019-12-1 11:29
不理解你说的延时对你有何不利影响

100兆的速度，也就是如果内部有数据，那么就得10纳秒提供岀一个数据。数据装在ddr里面的读速度远远不够。比如在一个page的开头，得发行地址列地址再等待几个时钟才能见到第一下数据。虽然以后可以每个时钟提供一个数据。
解决方法就是自己在fpga里缓存

RAMILE · 发表于 2019-12-1 16:45:48

宽度换速度，带宽就上去了

xyz.543 · 发表于 2019-12-2 04:17:10

这个还是 FPGA 是较好的选择，在其开发环境中，应有范例或一些免费的 IP 可以供直接使用。

墨逸、 · 发表于 2019-12-2 08:44:41

感谢楼上诸位，虽然还是决定不使用FPGA
去仔细看了手册，IDT7204的最高存储速度为12ns，也就是83M左右，如果100M的话虽然不知道行不行，但是估计问题不大，才超了不到20%，先拿这个顶着用吧
关于它的容量太小这个问题，决定使用二级缓存，也就是所谓的乒乓操作

谭春林 · 发表于 2019-12-2 10:23:30

wye11083 发表于 2019-12-1 11:04
altera的不建议，相同价格的SRAM太少了，而且开发工具不专业。

专业的开发工具....同等量的工程Altera编译时间只要5分钟，xilinx要一倍以上了

wye11083 · 发表于 2019-12-2 12:05:36

谭春林发表于 2019-12-2 10:23
专业的开发工具....同等量的工程Altera编译时间只要5分钟，xilinx要一倍以上了 ...

但是xilinx出来的是可靠的啊。工程上altera我反正是没见过多少。

252177861 · 发表于 2019-12-2 12:52:15

本帖最后由 252177861 于 2019-12-2 12:53 编辑

AL422 3M-Bits FIFO Field Memory 缺点，Clk不能停。哦，看了下，只有50M速度

252177861 · 发表于 2019-12-2 12:55:11

AL440B 80M

墨逸、 · 发表于 2019-12-2 16:19:20

252177861 发表于 2019-12-2 12:55
AL440B 80M

时钟不能停？也就是说我的数据一直在写入？

墨逸、 · 发表于 2019-12-2 16:19:50

252177861 发表于 2019-12-2 12:55
AL440B 80M

80M这个参数挺不错的，就是不知道超频情况下能不能用

求推荐一款100MHZ存储速度的FIFO

阿莫论坛20周年了！感谢大家的支持与爱护！！