一主一从的IIC是否有必要用开漏口

qingyin2009 · 发表于 2020-4-8 13:23:16

最近有个项目需要用到Eeprom，但是所选芯片没有IIC接口，开漏输出也只有debug口才有。
一般来说，多个设备连接，才会有冲突使用线与逻辑进行冲突避免。单主单从，应该是不需要；

但是分析会存在一个间隙时间，也就是主设备发出数据后，还没切换为输入模式，这个时候主设备推挽输出高，从设备拉地，会有瞬间短路情况存在。
实际实现没有试过，会不会有问题，不知道哪位坛友有尝试过推挽的iic没

takashiki · 发表于 2020-4-8 13:32:51

SCL可以推挽，SDA如何推挽？发送了还要读ACK呢

wye11083 · 发表于 2020-4-8 13:36:05

没那么脆弱。我为了保证时序，scl拉低准备输入时每个bit都会强制高一下，以确保总线状态正常，因为示波器发现过如果单纯靠上拉电阻去拉如果负载很重（比如挂了多个设备，且为了抗干扰给ic输入接了10nf滤波电容），在电平切换时有可能出现台阶，造成device认为stop了。

xyz.543 · 发表于 2020-4-8 13:37:54

建议还是依照手册上的规范与建议去做较佳，照原厂手册去用若出了问题可以找原厂，相反的就得自行处理了。

xiaomu · 发表于 2020-4-8 13:46:53

驱动eprom , scl 推挽输出, sda要设置输入和输出状态. 注意切换输入输出时机, 就没什么问题,

qingyin2009 · 发表于 2020-4-8 14:30:03

xiaomu 发表于 2020-4-8 13:46
驱动eprom , scl 推挽输出, sda要设置输入和输出状态. 注意切换输入输出时机, 就没什么问题, ...

我说的那个切换间隙，会不会存在问题。虽然就短路一小会儿，但是可能会影响寿命吧

xiaomu · 发表于 2020-4-8 17:31:02

qingyin2009 发表于 2020-4-8 14:30
我说的那个切换间隙，会不会存在问题。虽然就短路一小会儿，但是可能会影响寿命吧 ...

eerpom iic接口时开漏的, 没有高电平驱动能力, 你的scl拉低之后,操作sda的输入/输出,没有问题,

dukelec · 发表于 2020-4-8 18:02:07

類似 3 線 SPI（SDI 和 SDO 共用一根線），有小概率衝突可能性，所以 CPU 和設備之間要串電阻，二十幾歐到四五百歐。

saccapanna · 发表于 2020-4-8 19:42:09

必须啊，不然ACK冲突！

wshtyr · 发表于 2020-4-8 23:37:25

如果MCU的IO可以配成推挽输出和浮空(或上拉)输入模式，就能当开漏的用了

目前绝大多数MCU应该都可以

laoshuhunya · 发表于 2020-4-9 00:39:00

I2C接口总是在SCL的上升沿读取SDA，在SCL的下降沿写入SDA。
原则上是可以的：只要在接收从机数据和应答之前把SDA切换为输入，在从机释放SDA线之后再切换为驱动输出。
准确来说应该在SCL第8个时钟下降沿之前，在第9个时钟下降沿之后。
不过，如果对I2C总线不够了解，不建议尝试。

not_at_all · 发表于 2020-4-9 06:05:04

我只想说一句，SDA 既是输入，也是输出，其余自己考虑，不要问我。

qingyin2009 · 发表于 2020-4-9 10:16:42

not_at_all 发表于 2020-4-9 06:05
我只想说一句，SDA 既是输入，也是输出，其余自己考虑，不要问我。

这不是没办法嘛

qingyin2009 · 发表于 2020-4-9 10:17:12

laoshuhunya 发表于 2020-4-9 00:39
I2C接口总是在SCL的上升沿读取SDA，在SCL的下降沿写入SDA。
原则上是可以的：只要在接收从机数据和应答之前 ...

那就是可以使用，只是得把时序整好

zhugean · 发表于 2020-4-10 10:31:39

不用开漏可以的，只要注意切换SDA输入输出

zsmbj · 发表于 2020-4-10 12:44:12

不需要开漏也可以的，只要是个io就行。

输出低电平：输出0->方向改为输出
输出高电平：方向改为输入
i2c是线与结构，原装上任何设备都不能输出驱动，高电平是上拉电阻来保证的。包括scl。
总线加上拉。这样无论如何都不会有io竞争关系。像11楼的数据明显看到有电平不高不低的竞争现象，是程序写的问题。

一主一从的IIC是否有必要用开漏口

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源