请问下有适配8通道MIPI 的 DPHY芯片吗？

ackyee · 发表于 2020-7-31 09:16:37

如题要接FPGA 我查了下目前查到的都是 5通道（4data_+1clk）现在打算用 8通道的 MIPI (IMX334 ) 但是好像找不到适配8通道的 DPHY芯片，两个5通道的可以并联吗？时钟部分共用一个？

ocam-vesta · 发表于 2020-7-31 10:49:29

这样做是不可以的，MIPI的同步信息是分布在8lane里的，是一个整体，不可拆分。你要用4lane mipi ip的话只能看sensor能不能同时出2路4lane mipi

wye11083 · 发表于 2020-7-31 11:08:34

FPGA直接收不得了?干吗还得加DPHY? CSI不需要双向收发。

ocam-vesta · 发表于 2020-7-31 12:17:14

我觉得楼主说的D-PHY应该像xilinx KU+系列自带的那种D-PHY，只不过7系列FPGA没有自带这种D-PHY；对MPIP CSI来说这个东西实际上是把LP和HS分离的电阻网络，不是什么专用芯片

ghhuang · 发表于 2020-7-31 12:18:48

还真没用到8通道MIPI，最大5通道MIPI，很多需要只需要3-4通道就够了

ackyee · 发表于 2020-7-31 12:52:47

ocam-vesta 发表于 2020-7-31 12:17
我觉得楼主说的D-PHY应该像xilinx KU+系列自带的那种D-PHY，只不过7系列FPGA没有自带这种D-PHY；对MPIP CSI ...

我今天听说 LP 和SP 如果用在摄像头上其实有一个是用不到的是这样吗？

ackyee · 发表于 2020-7-31 12:53:39

wye11083 发表于 2020-7-31 11:08
FPGA直接收不得了?干吗还得加DPHY? CSI不需要双向收发。

ultra 带MIPI 硬件PHY 别的FPGA 只能自己加DPHY或者外部加匹配网络电阻了

ackyee · 发表于 2020-7-31 12:53:55

wye11083 发表于 2020-7-31 11:08
FPGA直接收不得了?干吗还得加DPHY? CSI不需要双向收发。

或者前辈有什么好的思路吗

ackyee · 发表于 2020-7-31 12:56:23

本帖最后由 ackyee 于 2020-7-31 12:57 编辑

ghhuang 发表于 2020-7-31 12:18
还真没用到8通道MIPI，最大5通道MIPI，很多需要只需要3-4通道就够了

跑4k 60 用4lane 的话频率太高了接近1600mbts 数据量我用的FPGA算中端FPGA IO速率官方说只能到1200 再上去就不好说了

XILINX 官方的手册里测试 4K摄像头的部分也提到了用mipi 4lane的方案无法传输4k 60。限制瓶颈是在我用的K系列 IO速率上

如果用8lane的方案就能完美解决这个问题了

ackyee · 发表于 2020-7-31 13:00:27

wye11083 发表于 2020-7-31 11:08
FPGA直接收不得了?干吗还得加DPHY? CSI不需要双向收发。

还有前辈试过 K系列收发4k 60的视频信号吗用4 lane 的 mipi

ocam-vesta · 发表于 2020-7-31 14:43:00

ackyee 发表于 2020-7-31 12:52
我今天听说 LP 和SP 如果用在摄像头上其实有一个是用不到的是这样吗？

一般是都要用，LP状态跳转是用来确定mipi数据包传输的启动状态；不过也可以通过特殊训练，只用HS就能解出mipi数据（类似于把mipi当成LVDS用）

wye11083 · 发表于 2020-8-1 00:01:50

ocam-vesta 发表于 2020-7-31 14:43
一般是都要用，LP状态跳转是用来确定mipi数据包传输的启动状态；不过也可以通过特殊训练，只用HS就能解出 ...

是的，我就是直接解hs，状态机写了一大堆，还加了个bit detect，超级蛋疼。不过效果也很好，只要传感器支持配成ck hs only模式，就能使用dcm无缝接收。

wye11083 · 发表于 2020-8-1 00:15:46

ackyee 发表于 2020-7-31 12:53
或者前辈有什么好的思路吗

我们一直用s6接收，能跑到封顶1gbps（快超冒烟了，综合750mbps左右，但是高速信号电路结构极简单，可以超频）。k7和a7最垃圾的io都能跑1600mbps，所以不是个事。我这边用a7和k7随便跑跑32lane 480mbps轻轻松松的一丁点力都不费，时序都不用调。跑800～2133mbps的话需要做自动相位对准了，这个也非常简单，不要认为有多难，不过大于1200mbps时mipi信号完整性不好保证（mipi是slvs电压驱动不是lvds电流驱动），线要很短，误码率会很高。

官方有官方的考量，比如他们绝对不会告诉你io可以随便拉，因为从时间成本考虑他们不会去用一些变通手段来实现在他们看来多画几层电路板就能解决的问题，fae只会用官方培训的知识来解决一些简单的问题，他们并不一定会有多少创新。我接传感器io从来都是怎样方便怎样拉，很少考虑时钟线之类，因为我都是用dcm在内部做自动相位对准。不过根据相位偏移，时钟放clk脚上接dcm确实是无延迟的，相位偏移通常不超过30ps（2个tap）。而走普通io过去最少也得1.6ns（90个tap）。s6的dcm一个tap约20ps，这是半周期测量结果。手册给的只是worst case的延迟，并不是实际值。

ackyee · 发表于 2020-8-1 08:49:04

wye11083 发表于 2020-8-1 00:15
我们一直用s6接收，能跑到封顶1gbps（快超冒烟了，综合750mbps左右，但是高速信号电路结构极简单，可以超 ...

谢谢前辈的点拨，现在主板和从板之间用的是排针方式连接，感觉4lane 1700M 信号完整性上会比较难把控，换成8lane的情况如果展成LP 和HP 就要 8x4=32根线，加上CLK 得36了，因为尺寸限制，板子上没那么多地方引排线。太尴尬了

我昨天听说HP 和LP 其实好像可以去掉LP 只用HP 来跑，不知道前辈是否听说过这个

ackyee · 发表于 2020-8-1 09:02:57

wye11083 发表于 2020-8-1 00:15
我们一直用s6接收，能跑到封顶1gbps（快超冒烟了，综合750mbps左右，但是高速信号电路结构极简单，可以超 ...

我打算替换成IMX334 不知道这颗是否支持 CS HS ONLY 手册上暂时查不到

ackyee · 发表于 2020-8-1 09:10:49

本帖最后由 ackyee 于 2020-8-1 09:11 编辑

对了根据您的经验用K7 直接接4lane 的CMOS 可以超频驱动的过来吗？ sensor 手册上写1782mbps/4LANE 1188Mbps/8LANE

ackyee · 发表于 2020-8-1 09:12:51

wye11083 发表于 2020-8-1 00:15
我们一直用s6接收，能跑到封顶1gbps（快超冒烟了，综合750mbps左右，但是高速信号电路结构极简单，可以超 ...

对了根据您的经验用K7 直接接4lane 的CMOS 可以超频驱动的过来吗？ sensor 手册上写1782mbps/4LANE 1188Mbps/8LANE

wye11083 · 发表于 2020-8-1 10:02:02

ackyee 发表于 2020-8-1 09:12
对了根据您的经验用K7 直接接4lane 的CMOS 可以超频驱动的过来吗？ sensor 手册上写1782mbps/4LANE ...

1866以内不算超频。k7的边界速率是2133。
mipi可以不接lp。传感器你把寄存器过一遍，找clock continuous，有了最好，没有的话就不太好办了，cl进lp模式对状态机影响比较大。找示波器量ck就行。接收时找一堆00后面跟着非00，然后定位b8位置即可（0/2/4/6）。mipi是标准8b协议。在后续接收行数据时不要重复做定位。边沿对齐给ck输入加idelay（建议ibufds_diffout输入，n给iserdes，p加idelay给bufio，n端我记得是不能接时钟的），这样采样ck可以根据pattern做对齐。fpga支持这么布线，没毛病。

ackyee · 发表于 2020-8-1 11:19:44

本帖最后由 ackyee 于 2020-8-1 11:20 编辑

wye11083 发表于 2020-8-1 10:02
1866以内不算超频。k7的边界速率是2133。
mipi可以不接lp。传感器你把寄存器过一遍，找clock continuous ...

还想请教您一个问题因为XILINX 官方的IP核不支持8LANE 的mipi 这部分代码自己写难度大吗？

MIPI 一直没碰过所以想在开始前弄弄清楚，上一版电路画的是IMX274 的SUBLVDS 因为274比较老了 SENSOR面积也比较小所以在做板前打算替换掉 SENSOR换成更大尺寸的

谢谢前辈哦最近您解答了我很多疑惑

wye11083 · 发表于 2020-8-1 12:28:02

ackyee 发表于 2020-8-1 11:19
还想请教您一个问题因为XILINX 官方的IP核不支持8LANE 的mipi 这部分代码自己写难度大吗？

MIP ...

注意上面我说的几点没什么难度。主要要注意有足够的抗假信号干扰，以及MIPI的包起始位置并不是对齐的。。

ocam-vesta · 发表于 2020-8-1 12:32:59

ackyee 发表于 2020-8-1 08:49
谢谢前辈的点拨，现在主板和从板之间用的是排针方式连接，感觉4lane 1700M 信号完整性上会比较难把控 ...

这个我有点奇怪，即使你用LP，也不用在主板就拆开吧，MIPI本身就是两条线传4个信号（LP和HS共享）；怎么会用到32条线呢？16条就够了，到从板了再做拆分

ocam-vesta · 发表于 2020-8-1 12:36:30

wye11083 发表于 2020-8-1 00:01
是的，我就是直接解hs，状态机写了一大堆，还加了个bit detect，超级蛋疼。不过效果也很好，只要传感器支 ...

英雄所见略同啊，只是时钟必须是continue模式这个有点蛋疼，有些sensor根本不提供continue模式的开关，应该是为了省功耗（虽然MIPI协议规定必须支持continue模式）

ackyee · 发表于 2020-8-1 12:52:38

ocam-vesta 发表于 2020-8-1 12:32
这个我有点奇怪，即使你用LP，也不用在主板就拆开吧，MIPI本身就是两条线传4个信号（LP和HS共享）；怎么 ...

如果我用的是8LANE 模式那拆分开来不就是4x8了么

wye11083 · 发表于 2020-8-1 13:02:42

ocam-vesta 发表于 2020-8-1 12:36
英雄所见略同啊，只是时钟必须是continue模式这个有点蛋疼，有些sensor根本不提供continue模式的开关，应 ...

MIPI协议真的没有规定必须是continuous。

ocam-vesta · 发表于 2020-8-1 13:04:42

wye11083 发表于 2020-8-1 13:02
MIPI协议真的没有规定必须是continuous。

意思是continue模式必须支持，non-continue模式可选支持

ocam-vesta · 发表于 2020-8-1 13:05:27

ackyee 发表于 2020-8-1 12:52
如果我用的是8LANE 模式那拆分开来不就是4x8了么

就算是拆也是在FPGA接收侧拆，不会占用连接器管脚

ackyee · 发表于 2020-8-1 13:18:12

ocam-vesta 发表于 2020-8-1 13:05
就算是拆也是在FPGA接收侧拆，不会占用连接器管脚

还有一个请教下您推荐的 IMX226 和 IMX334 这两颗画质差别大吗？感觉现在大家都喜欢用IMX334

ackyee · 发表于 2020-8-1 13:19:16

ocam-vesta 发表于 2020-8-1 13:04
意思是continue模式必须支持，non-continue模式可选支持

imx334 手册上竟然搜索不到 continue 字样

ocam-vesta · 发表于 2020-8-1 16:42:27

ackyee 发表于 2020-8-1 13:18
还有一个请教下您推荐的 IMX226 和 IMX334 这两颗画质差别大吗？感觉现在大家都喜欢用IMX334 ...

IMX334现在是主流

ocam-vesta · 发表于 2020-8-1 16:43:42

ackyee 发表于 2020-8-1 13:19
imx334 手册上竟然搜索不到 continue 字样

放心用，我们有几个客户已经用了，8lane模式，不过是我们提供的MIPI IP；你自己先设计，搞不定了我们有偿帮助

ackyee · 发表于 2020-8-1 16:51:49

本帖最后由 ackyee 于 2020-8-1 16:53 编辑

ocam-vesta 发表于 2020-8-1 16:43
放心用，我们有几个客户已经用了，8lane模式，不过是我们提供的MIPI IP；你自己先设计，搞不定了我们有偿 ...

您是说 334 不接LP的方式直接8lane 接HS 直接驱动吗？

ocam-vesta · 发表于 2020-8-1 16:53:49

ackyee 发表于 2020-8-1 16:51
8lane 模式不接LP么？

是的，不接；我们自己的mipi是直接当成LVDS用的，已经商用好久了

ackyee · 发表于 2020-8-1 17:00:42

ocam-vesta 发表于 2020-8-1 16:53
是的，不接；我们自己的mipi是直接当成LVDS用的，已经商用好久了

哇塞佩服的一下子豁然开朗了谢谢回头图像要是出不来跟公司申请有偿请您帮助

ocam-vesta · 发表于 2020-8-1 17:02:33

ackyee 发表于 2020-8-1 17:00
哇塞佩服的一下子豁然开朗了谢谢回头图像要是出不来跟公司申请有偿请您帮助 ...

不客气，以后有搞不定的图像类项目记得找我们

ackyee · 发表于 2020-8-3 10:09:47

ocam-vesta 发表于 2020-8-1 17:02
不客气，以后有搞不定的图像类项目记得找我们

直连的话 MIPI 应该是接FPGA的 1.8V 还是 1.2V 的BANK XILINX 给的手册好像两种电压都交代了从IMX334上看不出单独HS的电压

ocam-vesta · 发表于 2020-8-3 10:29:54

ackyee 发表于 2020-8-3 10:09
直连的话 MIPI 应该是接FPGA的 1.8V 还是 1.2V 的BANK XILINX 给的手册好像两种电压都交代了从IMX33 ...

你用的是K7系列FPGA，LVDS电平标准好像只有LVDS25，也可以接1.8V的LVDS；不过之前有过接1.8V LVDS有内部电阻端接问题；还是建议你在前端做个1.8V到2.5V的转换；

ackyee · 发表于 2020-8-3 10:40:59

ocam-vesta 发表于 2020-8-3 10:29
你用的是K7系列FPGA，LVDS电平标准好像只有LVDS25，也可以接1.8V的LVDS；不过之前有过接1.8V LVDS有内部 ...

您是说1.8没有终端电阻吧？之前用sublvds的时候翻到过，那终端电阻加外边应该就没这个问题了

ocam-vesta · 发表于 2020-8-3 11:16:33

ackyee 发表于 2020-8-3 10:40
您是说1.8没有终端电阻吧？之前用sublvds的时候翻到过，那终端电阻加外边应该就没这个问题了 ...

对，外接端接电阻也可以解决这个问题

ackyee · 发表于 2020-11-25 16:37:18

wye11083 发表于 2020-8-1 12:28
注意上面我说的几点没什么难度。主要要注意有足够的抗假信号干扰，以及MIPI的包起始位置并不是对齐的。。 ...

前辈今天已经抓到 MIPI的图了，请教下您说的8B 对齐是指一大堆0后面起始第一个 bit 开始 8bit对齐吗？

wye11083 · 发表于 2020-11-25 18:56:57

ackyee 发表于 2020-11-25 16:37
前辈今天已经抓到 MIPI的图了，请教下您说的8B 对齐是指一大堆0后面起始第一个 bit 开始 8bi ...

这几天太忙，晚上我整理一套tb给你。

wye11083 · 发表于 2020-11-26 08:27:23

本帖最后由 wye11083 于 2020-11-26 08:29 编辑

ackyee 发表于 2020-11-25 16:37
前辈今天已经抓到 MIPI的图了，请教下您说的8B 对齐是指一大堆0后面起始第一个 bit 开始 8bi ...

这是个可配置的mipi d-phy tx模块，支持所有virtual channel（复用tx fifo），1/2/4 lane和raw 8/10/12操作，输入必须为48位4 个像素，raw 8/10只输出高8/10位。但是由于版权因素，故只能给你rtl。需要xilinx仿真工具。crc不保证正确性（虽说规范是每lane做crc，但我只确认了单lane摄像头是对的。），ecc保证正确，用于解析头部。如果要实现ck的hs_exit或其它操作，可能需要手动停止传输（每发一行或一帧给一个endtx_i）。这个模块通过电阻桥对接RK3399是没问题的，只要启动时有ck_prepare就可以兼容。你先看看吧。

ackyee · 发表于 2020-11-26 08:45:29

wye11083 发表于 2020-11-26 08:27
这是个可配置的mipi d-phy tx模块，支持所有virtual channel（复用tx fifo），1/2/4 lane和raw 8/10/12 ...

哇，太感谢了。这两天正迷茫中，手上没有设备能抓MIPI 信号，没法具体看内容。有您这个一下子又有方向了
我自己研究下，我试试把你这个作为我的标准信号源输入来仿真看看。万分感谢

wye11083 · 发表于 2020-11-26 08:49:46

ackyee 发表于 2020-11-26 08:45
哇，太感谢了。这两天正迷茫中，手上没有设备能抓MIPI 信号，没法具体看内容。有您这个一下子又有方 ...

有一点你必须注意的是，虽然仿真模块是8bit对齐的（简化硬件设计），但是实际芯片大多是2bit对齐的。也就是每个包都要检索bit位置，不能偷懒。

ackyee · 发表于 2020-11-28 15:58:23

wye11083 发表于 2020-11-26 08:49
有一点你必须注意的是，虽然仿真模块是8bit对齐的（简化硬件设计），但是实际芯片大多是2bit对齐的。也就 ...

好的哦，看了您的输出波形现在跟CSI 规范文档才慢慢对起来，现在正在写自己的抓包模块。非常感谢前辈

ackyee · 发表于 2021-1-5 19:11:35

wye11083 发表于 2020-11-26 08:49
有一点你必须注意的是，虽然仿真模块是8bit对齐的（简化硬件设计），但是实际芯片大多是2bit对齐的。也就 ...

前辈最近MIPI 设计遇到瓶颈了，您这边说的 8bit  代表  SOT 信号起始并不是各line 对齐的吗？

现在图像出来了  但是感觉每个POINT 里数据都没对齐  看上去是花脸的，但是勉强能看出是什么图像。  现在有点怀疑 MIPI 各line 并不是完全对齐的

我现在是假设  前4line 对齐，后4line是对齐的，  前后4line 相差8bit 但是貌似不是简单这样对齐

想和前辈大致确认下，  不然代码再改  变动太大了，所以先确认下

wye11083 · 发表于 2021-1-5 22:33:54

ackyee 发表于 2021-1-5 19:11
前辈最近MIPI 设计遇到瓶颈了，您这边说的 8bit 代表 SOT 信号起始并不是各line 对齐的吗？

...

这只能你亲自去测了，因为我不知道什么是8lane的mipi，大概率有可能是2组mipi拼起来的。你可以分别检测d8，然后抓raw数据分析。

ludashi51 · 发表于 2022-2-28 23:50:39

你好，问下你的mipi 8lane这个功能，最后调通了吗？我这边也在做相关设计。

ludashi51 · 发表于 2022-2-28 23:50:50

你好，问下你的mipi 8lane这个功能，最后调通了吗？我这边也在做相关设计。

ackyee · 发表于 2022-3-1 00:27:20

本帖最后由 ackyee 于 2022-3-1 00:30 编辑

ludashi51 发表于 2022-2-28 23:50
你好，问下你的mipi 8lane这个功能，最后调通了吗？我这边也在做相关设计。
(引用自47楼)

已经调通了，整个过程都在这个和另外两个帖子中

不知道你的硬件电路如何的如果是只有HS 自己写代码解的就要注意对齐问题用SERDES 去捕捉

p61516655 · 发表于 2022-4-2 09:14:27

非常感谢楼主的帖子分享

smbxfdbz · 发表于 2022-4-2 10:08:38

ackyee 发表于 2022-3-1 00:27
已经调通了，整个过程都在这个和另外两个帖子中

不知道你的硬件电路如何的如果是只有HS 自己写代码 ...
(引用自49楼)

你说的另外两个帖子在哪？
麻烦楼主发一下链接，我也学习学习

请问下有适配8通道MIPI 的 DPHY芯片吗？

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源