搜索
bottom↓
回复: 0

请教下关于FPGA SDI 的时序图的问题,有点看不懂

[复制链接]

出0入91汤圆

发表于 2020-10-28 13:42:09 | 显示全部楼层 |阅读模式
本帖最后由 ackyee 于 2020-10-28 13:46 编辑

如图 ,为什么 8个通道 ,同时传输 Yn 要传输4次?     还有为什么  Yn  Yn+1后 经过一个 EAV信号后  就传输  Yn+6了 ?  2,3,4,5不需要传输了吗?

还有个疑惑   EAV 不是行结束信号么?  为什么不是SAV 开始呢

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

阿莫论坛20周年了!感谢大家的支持与爱护!!

曾经有一段真挚的爱情摆在我的面前,我没有珍惜,现在想起来,还好我没有珍惜……
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-6-1 16:56

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表