CRC校验的Verilog程序中的疑问

scq198501

//
// Purpose : synthesizable CRC function
//   * polynomial: x^6 + x^1 + 1
//   * data width: 1
//
有点疑问，下面的程序，    newcrc[1] = d[0] ^ c[0] ^ c[5];这一句，不是应该是    newcrc[1] = c[0] ^ c[5];为什么和d[0]有关系？

module CRC6_D1;

  // polynomial: x^6 + x^1 + 1
  // data width: 1
  // convention: the first serial bit is D[0]
  function [5:0] nextCRC6_D1;

    input Data;
    input [5:0] crc;
    reg [0:0] d;
    reg [5:0] c;
    reg [5:0] newcrc;
  begin
    d[0] = Data;
    c = crc;

    newcrc[0] = d[0] ^ c[5];
    newcrc[1] = d[0] ^ c[0] ^ c[5];
    newcrc[2] = c[1];
    newcrc[3] = c[2];
    newcrc[4] = c[3];
    newcrc[5] = c[4];
    nextCRC6_D1 = newcrc;
  end
  endfunction
endmodule