- CPLD如何实现频率相加? (30篇回复)
- 有没有人做过XC6SLX16-3CSG324C + 2 X DDR3的方案,想付费购买一套硬件方案 (14篇回复)
- 请教下Xilinx 7系列的FPGA,配置引脚可以复用为普通IO吗? (3篇回复)
- 第一次发现 FPGA电平触发 仿真和实际是有区别的 ,没有延时 (13篇回复)
- LED彩屏开源项目征集帖 (71篇回复)
- 询问Xilinx FPGA购买渠道 (16篇回复)
- 求助:Xilinx FPGA输出百兆时钟的管脚选择问题 (16篇回复)
- pwm子模块占用资源过大,求优化方法 (7篇回复)
- XILINX AXI_CAN IP要收费吗? (13篇回复)
- 请问EPM3000系列CPLD用Quartus 哪个版本支持开发 (28篇回复)
- 请大家推荐一款差分输出的有源晶,驱动FPGA的收发器 (5篇回复)
- 求助,帮忙看看代码什么问题 (1篇回复)
- stm32的mco输出时钟,可以作为fpga的输入吗? (7篇回复)
- CPLD里有没有管脚比较少,价格10元以内的,容易买到的型号 (12篇回复)
- UART的FPGA实现过程 - 附完整的FPGA,ModelSim,MCU代码和工程,以及实现文档 (148篇回复)
- 请教下 SDI 的 EAV SAV 中的 XYZ要怎么表示 (8篇回复)
- 求助,看看这段Verilog有什么问题, (2篇回复)
- 有谁用过高云的FPGA嘛,有没有什么BUG? (16篇回复)
- 求助,一段Verilog代码,看看哪里不对. (1篇回复)
- 有人有FPGA 自定义协议的串口通信源码没?我想参考下. (7篇回复)
- 从FPGA到制作集成电路有相关书籍吗? (21篇回复)
- 近期有个案子选FPGA,一搜发现MAX10的帖子和应用网页很少 (17篇回复)
- 请教一下,DDR3如果不用字节操作,可以把DM直接接地吗? (2篇回复)
- 请教一下,对于artix-7,如果VCCO_14电压为2.5V,那么是不是VCCO_0也必须为2.5V? (10篇回复)
- 在一个参考设计上看到DDR3差分时钟的终端用了阻容网络,有什么意义? (9篇回复)
- 求Xilinx和altera最新的开发软件 (15篇回复)
- 有人用fpga做过数字CDR吗,xilinx 7系列能否稳定实现8倍过采样? (3篇回复)
- DDS ip核产生sin与cos,输出到DAC这个过程是怎样的 (3篇回复)
- 请教一下,xilinx的artix7系列fpga ddr3控制器最大能支持多大位宽? (5篇回复)
- EBAZ4205 25M以太网时钟供给PL后会导致以太网不通 (4篇回复)
- ZYNQ XC7Z020系列中MIO1使用3.3V供电,但是我的千兆PHY为2.5V供电,那能够运行么 (4篇回复)
- 求艾曼epm1270 CPLD开发板资料 (4篇回复)
- quartus 里面的pin planner内默认的 IO standard 起什么作用。 (7篇回复)
- 请教PC并口与3.3V的FPGA通信直接串电阻或是要用TXB0108电平转换芯片好 (2篇回复)
- tqfp-44封装的cpld 有哪些型号? (4篇回复)
- 使用ROM查找表实现DDS与直接调用FPGA DDS ip核之间有什么区别 (1篇回复)
- 调查: 如开源项目 大家对哪款cpu 在FPGA里实现感兴趣 8051 AVR PIC 还是别的 IP c (109篇回复)
- 程序多写一句话,编译出来反而占用更少的LE。 CPLD的程序优化问题 (23篇回复)
- 请问有没有能替代CYUSB3014的芯片,用在高速采集卡上 (13篇回复)
- 请教各位一个FPGA Verilog语法问题,查了很多地方都不清楚 (8篇回复)
- ep4ce16e22的io只能输出0.9v,从什么地方下手排查呢? (12篇回复)
- 为什么常用的sram,厂家标称的速度那么慢? (12篇回复)
- 纠结已久,还是决定上传,深入浅出FPGA,你懂的! (143篇回复)
- cpld 驱动 VGA 640*480 液晶的代码,一直黑屏无显示,有通辽遇到过吗 (11篇回复)
- 请教Xilinx hdmi rx 数据流嵌入sav, eav的问题 (4篇回复)
- FPGA与串行输出ADC之间连接好做吗? (13篇回复)
- 本人收集的所有FPGA精华资源(书籍,PPT,IP核,实例) (582篇回复)
- EPM240 ,实际工程编译后用了 80% 的LE ,会不会出问题? (17篇回复)
- cyclone iv 系列,io延迟最低可以到多少? (3篇回复)
- 大部分的fpga开发板都把DDR3L当DDR3来用,这样难道没风险吗? (8篇回复)
- 想询问大佬们紫光同创的PGL12G的价格 (0篇回复)
- 好头疼的CPLD 通讯协议调试!!找不到合适的调试方法 (22篇回复)
- 来点干货,把VexRiscv调通了,正在全面迁移到RV32平台中。 (15篇回复)
- 高速CCD数字接口摄像机设计 (67篇回复)
- XILINX 有没有脱机下载器? (12篇回复)
- ZYNQ QSPI可以用来做数据存储不 (3篇回复)
- 菜鸟制作EP3C40+DDR2+USB3.0核心板 (106篇回复)
- ZYNQ读写QSPI flash,写flash后,程序进入网口死循环 (1篇回复)
- ZYNQ QSPI做数据存储 (0篇回复)
- ZYNQ SDK调试不能进入主函数 (2篇回复)
- 请教一下Spartan6挂DDR3,数据率最大能到多少? (1篇回复)
- 请大家帮忙看看,vivado烧录bin文件时的这些警告是什么问题? (1篇回复)
- FPGA和ASIC流程区别 (6篇回复)
- Quartus13里面怎么设置普通IO口为开漏方式引脚? (16篇回复)
- quartus的sof配置文件如何转换成可以用编程器烧录的bin文件? (2篇回复)
- FIR低通滤波器的输入值是16位的ADC编码值,还是转换后的电压值? (17篇回复)
- ZYNQ SDK调试不能进入主函数 (2篇回复)
- 在zynq sdk中烧写flash不行,但烧写fpga的bit就可以,是什么原因了? (5篇回复)
- 可以用OV7670做人脸识别么? (5篇回复)
- 在zynq板子上搞XVC,没法识别到目标芯片,可能是啥问题? (23篇回复)
- 求一个MAX10的开发板原理图 (6篇回复)
- 有人熟悉Xilinx SDK吗,难道Console窗口的数据连复制都支持不了? (10篇回复)
- 分享一个新版的矿机控制卡资料·续 (35篇回复)
- 大家做FPGA,工资能到多少? (29篇回复)
- Altera USB Blaster,J-Link,ST-Link,CMSIS-DAP下载线,想用哪个刷哪个 (75篇回复)
- XC7A35T只用了一半资源编译都要40分钟,正常吗? (15篇回复)
- FPGA TCP/UDP千兆以太网高速传输方案, 开源UDP版工程 (72篇回复)
- 自制FPGA下载器FT232芯片 (2篇回复)
- 请教下XILINX FPGA 的两个高速GTX GTP的BANK 可否通用高速时钟 (15篇回复)
- zynq双核启动的时候应该怎么配置呢?悬赏50块钱话费,或者汤圆 (4篇回复)
- SRIO不用IP核,自己实现可行吗 (7篇回复)
- 有没有坛友在vivado下跑过microblaze的仿真,编译一直报错 (5篇回复)
- 发一个OV7670采集图像在VGA显示的详细教程,详细到每行代码 (42篇回复)
- 请教一下vivado中有没有类似Quartus II中In-System Memory Content Editor的工具? (3篇回复)
- 给大家开源一个人脸检测的RTL代码 (13篇回复)
- QuartusII全系列破解包 (69篇回复)
- FPGA SOC 最小面积 的四路组相联指令Cache FIFO置换模式原理和实现 (5篇回复)
- 问一个fpga串口通信精简帧协议的问题 (14篇回复)
- 求教,FPGA用HDMI2.0 IP的设计电路上的这两个芯片在设计中起什么作用 (19篇回复)
- 分享 : Xilinx ISE 14.7 Crack (13篇回复)
- Cadence设计出来的文件如何加入modelsim中仿真? (3篇回复)
- 这个FPGA培训的套路好深 (8篇回复)
- 上传个ZYNQ 矿板EBAZ4205的例子 (38篇回复)
- Antminer S9矿机控制卡使用PS时钟作为PL外部时钟 (8篇回复)
- 转让VC707/ZC706/KC705 各两块 (3篇回复)
- EP3C16F484 ddr2 quartus引脚分配编译到fitting这一步的时候,报错 (3篇回复)
- 请教modelsim用xilinx的ip仿真 (6篇回复)
- 新手想买块FPGA板子 (19篇回复)
- 共享一下,Verilog HDL设计与实战视频教程及源码以及PDF, (29篇回复)
- 视频矩阵(arm+fpga) (31篇回复)
页:
1
2
3
4
[5]
6
7
8
9
10
11
12
13
14