【已解决】ZYNQ 的EMIO 在启动阶段内部会被系统上拉，

ackyee · 发表于 2022-3-14 10:34:13

本帖最后由 ackyee 于 2022-3-14 10:54 编辑

该GPIO 是用来驱动 LCD 背光的，这个信号连接到屏幕上接了个MOS 管控制LCD 背光的亮和暗

电路本身  在IO口外部接了个  4.7k的下拉电阻
然后 zynq 的PL 端对该EMIO 设置了默认下拉模式

bank 电压是3.3v 的
main 函数里进去后第一件事就是  把IO 配置成输出并且输出0V，  直接JTAG 下载没任何问题
但是当做了FSBL ，固化到 QSPI 后，每次开机都会有1S钟左右的背光点亮，实际测量得到该GPIO 的电压是 0.58V ，已经达到了  MOS管的开启电压了

所以  这个GPIO 在初始化过程中并不是输出高阻态或者我PL端配置的下拉状态，而是内部上拉了，  根据电压推测内部的上拉电阻应该在20K 附近，

所以这个问题是我EDA软件的配置问题吗？还是说我在FSBL 阶段也应该先初始化IO口的？

PS  最新尝试 main 函数里进来什么都不做也不初始化GPIO，  这种情况下 IO口也是被内部默认上拉了（和我的PL 端口让该IO下拉有冲突）

ackyee · 发表于 2022-3-14 10:55:35

本帖最后由 ackyee 于 2022-3-14 11:03 编辑

傻缺了，刚检查了下发现拆了屏幕这个电压就没了，再检查，买来的屏幕上MOS管的控制端竟然接了个上拉电阻坑爹

拆了后一切正常

【已解决】ZYNQ 的EMIO 在 启动阶段 内部会被系统上拉，

阿莫论坛20周年了！感谢大家的支持与爱护！！

【已解决】ZYNQ 的EMIO 在启动阶段内部会被系统上拉，