请教 XILINK IP CORE (single port block memory)时序图，谢谢

armwork

(原文件名:未命名.JPG)
上图是ＸＩＬＩＮＸ　write first mode的文件，有几点疑问
1.写的时候：WE为高时，可以一直写入，不是WE的上升沿才写入？
２．write first mode下，如果读ＲＡＭ，读出的将是写入的数据？
３．读时，为什么不要ＲＤ信号呢？　难道只要给出地址总线，ＷＥ为低，就可以一直读吗？
谢谢

shangdawei

上图是ＸＩＬＩＮＸ　write first mode的文件，有几点疑问
>>1.写的时候：WE为高时，可以一直写入，不是WE的上升沿才写入？

应该是 clk 控制的, 每个上升沿检查 WE : 1 = Wr 0 = Rd

>>２．write first mode下，如果读ＲＡＭ，读出的将是写入的数据？

读出的是最后一次写入的数据吧

>>３．读时，为什么不要ＲＤ信号呢？　难道只要给出地址总线，ＷＥ为低，就可以一直读吗？

是的, 地址变化, 地址对应的数据出现在 Dout ( EN 应该一直为 1 才可以输出 ?)