问一个很基础的问题，但是我想是每个学习FPGA的人都会面临的

zbh-avr · 发表于 2009-3-8 13:17:29

我现在要学FPGA，为全国赛做准备，还有的就是语言的问题了，Verilog和VHDL到底学习哪一门语言，哪一门语言更有发展？
希望能给我介绍一下，谢谢了。

yuhang · 发表于 2009-3-8 13:43:19

Verilog和VHDL 最好都学

自己画点FPGA的板子，最好是CYCLONE iii 板上把 SDRAM FLASH加上

然后再挂两片高速 AD 和两片高速DA

这样比赛应当能用得着

tiancaigao7 · 发表于 2009-3-8 19:39:04

verilog比较好入门，和C差不多，我觉得如果是民用的话，学习verilog就够用了，一半军队都要求使用VHDL

yunlongAVR · 发表于 2009-3-20 21:48:13

搭车谢谢！

362078419 · 发表于 2009-11-3 10:39:46

语言没有好坏，只是看自己的爱好，就想学英语和日语一样。都能把一个意思表达清楚，要看自己对哪门更有兴趣。

rube · 发表于 2009-11-3 11:25:20

都好学
verilog和C差不多，vhdl和pascal差不多

rx_78gp02a · 发表于 2009-11-3 15:46:43

verilog写出来的东西要短点，偷懒的人用这个，两种语言都要看得懂，精一个就可以了，个人意见！！

zgq800712 · 发表于 2009-11-6 21:27:37

你还是学verilog吧

zgq800712 · 发表于 2009-11-6 21:28:25

高速AD，DA，前端也要搞啊

wu_jin_liang · 发表于 2009-11-6 21:39:37

我觉得还是VHDL好用的广泛语法较严密，代码和硬件衔接相对较近

阿莫论坛20周年了！感谢大家的支持与爱护！！