在FPGA里如何将8位并行数据转化为LVDS信号问题？

xiaowenge · 发表于 2009-5-4 15:53:39

Altera的芯片说可以在片内实现电平转化，问题是我发现Cyclone芯片内部有那个LVDS的收发器，但不会用！我想将一块FPGA里的8位并行数据通过altlvds_tx转化为LVDS信号，并通过FPGA的LVDS管脚送出去到另外一块FPGA，在第二块FPGA内用altlvds_rx解串，但现在这两个模块不会使用，仿真出错请问如何才能实现那？急需请教各位帮忙解决一下！！多谢！

dr2001 · 发表于 2009-5-4 17:10:27

LVDS一般是配置管脚IO模式的时候设置的。与使用什么模块没有关系。

xiaowenge · 发表于 2009-5-4 22:24:52

请问FPGA内本来是8位并行的数据不是要将它串话之后再用LVDS传输吗？同时要在另一个FPGA实现同步的解串，不需要用altlvds_rx吗？小弟是新手不太懂，希望大虾们帮忙。

xiaowenge · 发表于 2009-5-5 16:35:50

TO【dr2001】大侠，能否加我QQ，想向您具体请教一下，我的QQ是781439589

在FPGA里如何将8位并行数据转化为LVDS信号问题？

阿莫论坛20周年了！感谢大家的支持与爱护！！