2本书FPGA书，一本FPGA算法，一本计算机数字Verilog，VHDL对照

zgq800712

2本书，
数字设计和计算机体系结构 Digital Design and Computer Architecture
数字信号处理的FPGA实现 第三版 Digital Signal Processing with Field Programmable Gate Arrays(3rd ed)


(原文件名:Digital Signal Processing with Field Programmable Gate Arrays(3rd ed).JPG)
Preface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VII
Preface to Second Edition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . XI
Preface to Third Edition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .XIII
1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Overview of Digital Signal Processing (DSP) . . . . . . . . . . . . . . . 1
1.2 FPGA Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.2.1 Classification by Granularity . . . . . . . . . . . . . . . . . . . . . . . 3
1.2.2 Classification by Technology . . . . . . . . . . . . . . . . . . . . . . . 6
1.2.3 Benchmark for FPLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.3 DSP Technology Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3.1 FPGA and Programmable Signal Processors . . . . . . . . . 12
1.4 Design Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.4.1 FPGA Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.4.2 The Altera EP2C35F672C6 . . . . . . . . . . . . . . . . . . . . . . . . 22
1.4.3 Case Study: Frequency Synthesizer . . . . . . . . . . . . . . . . . 29
1.4.4 Design with Intellectual Property Cores . . . . . . . . . . . . . 35
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
2. Computer Arithmetic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
2.2 Number Representation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
2.2.1 Fixed-Point Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
2.2.2 Unconventional Fixed-Point Numbers . . . . . . . . . . . . . . . 57
2.2.3 Floating-Point Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
2.3 Binary Adders . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
2.3.1 Pipelined Adders . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
2.3.2 Modulo Adders . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
2.4 Binary Multipliers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
2.4.1 Multiplier Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
2.5 Binary Dividers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
2.5.1 Linear Convergence Division Algorithms . . . . . . . . . . . . 93
2.5.2 Fast Divider Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
2.5.3 Array Divider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
2.6 Floating-Point Arithmetic Implementation . . . . . . . . . . . . . . . . . 104
2.6.1 Fixed-point to Floating-Point Format Conversion . . . . . 105
2.6.2 Floating-Point to Fixed-Point Format Conversion. . . . . 106
2.6.3 Floating-Point Multiplication . . . . . . . . . . . . . . . . . . . . . . 107
2.6.4 Floating-Point Addition . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
2.6.5 Floating-Point Division . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
2.6.6 Floating-Point Reciprocal . . . . . . . . . . . . . . . . . . . . . . . . . 112
2.6.7 Floating-Point Synthesis Results . . . . . . . . . . . . . . . . . . . 114
2.7 Multiply-Accumulator (MAC) and Sum of Product (SOP) . . 114
2.7.1 Distributed Arithmetic Fundamentals . . . . . . . . . . . . . . . 115
2.7.2 Signed DA Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
2.7.3 Modified DA Solutions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
2.8 Computation of Special Functions Using CORDIC . . . . . . . . . . 120
2.8.1 CORDIC Architectures . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
2.9 Computation of Special Functions using MAC Calls . . . . . . . . . 130
2.9.1 Chebyshev Approximations . . . . . . . . . . . . . . . . . . . . . . . . 131
2.9.2 Trigonometric Function Approximation . . . . . . . . . . . . . 132
2.9.3 Exponential and Logarithmic Function Approximation 141
2.9.4 Square Root Function Approximation . . . . . . . . . . . . . . . 148
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
3. Finite Impulse Response (FIR) Digital Filters . . . . . . . . . . . . 165
3.1 Digital Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
3.2 FIR Theory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
3.2.1 FIR Filter with Transposed Structure . . . . . . . . . . . . . . . 167
3.2.2 Symmetry in FIR Filters . . . . . . . . . . . . . . . . . . . . . . . . . . 170
3.2.3 Linear-phase FIR Filters . . . . . . . . . . . . . . . . . . . . . . . . . . 171
3.3 Designing FIR Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
3.3.1 Direct Window Design Method. . . . . . . . . . . . . . . . . . . . . 173
3.3.2 Equiripple Design Method . . . . . . . . . . . . . . . . . . . . . . . . . 175
3.4 Constant Coefficient FIR Design . . . . . . . . . . . . . . . . . . . . . . . . . 177
3.4.1 Direct FIR Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
3.4.2 FIR Filter with Transposed Structure . . . . . . . . . . . . . . . 182
3.4.3 FIR Filters Using Distributed Arithmetic . . . . . . . . . . . . 189
3.4.4 IP Core FIR Filter Design . . . . . . . . . . . . . . . . . . . . . . . . . 204
3.4.5 Comparison of DA- and RAG-Based FIR Filters . . . . . 207
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
4. Infinite Impulse Response (IIR) Digital Filters . . . . . . . . . . . 215
4.1 IIR Theory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
4.2 IIR Coefficient Computation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
4.2.1 Summary of Important IIR Design Attributes . . . . . . . . 223
4.3 IIR Filter Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
4.3.1 Finite Wordlength Effects . . . . . . . . . . . . . . . . . . . . . . . . . 228
4.3.2 Optimization of the Filter Gain Factor . . . . . . . . . . . . . . 229
4.4 Fast IIR Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
4.4.1 Time-domain Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . 230
4.4.2 Clustered and Scattered Look-Ahead Pipelining . . . . . . 233
4.4.3 IIR Decimator Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
4.4.4 Parallel Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
4.4.5 IIR Design Using RNS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
5. Multirate Signal Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
5.1 Decimation and Interpolation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
5.1.1 Noble Identities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
5.1.2 Sampling Rate Conversion by Rational Factor . . . . . . . . 248
5.2 Polyphase Decomposition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
5.2.1 Recursive IIR Decimator . . . . . . . . . . . . . . . . . . . . . . . . . . 254
5.2.2 Fast-running FIR Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
5.3 Hogenauer CIC Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
5.3.1 Single-Stage CIC Case Study . . . . . . . . . . . . . . . . . . . . . . 257
5.3.2 Multistage CIC Filter Theory . . . . . . . . . . . . . . . . . . . . . . 259
5.3.3 Amplitude and Aliasing Distortion . . . . . . . . . . . . . . . . . 264
5.3.4 Hogenauer Pruning Theory . . . . . . . . . . . . . . . . . . . . . . . . 266
5.3.5 CIC RNS Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
5.4 Multistage Decimator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
5.4.1 Multistage Decimator Design Using Goodman–Carey
Half-band Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
5.5 Frequency-Sampling Filters as Bandpass Decimators . . . . . . . . 277
5.6 Design of Arbitrary Sampling Rate Converters . . . . . . . . . . . . . 280
5.6.1 Fractional Delay Rate Change . . . . . . . . . . . . . . . . . . . . . 284
5.6.2 Polynomial Fractional Delay Design . . . . . . . . . . . . . . . . 290
5.6.3 B-Spline-Based Fractional Rate Changer . . . . . . . . . . . . 296
5.6.4 MOMS Fractional Rate Changer . . . . . . . . . . . . . . . . . . . 301
5.7 Filter Banks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 308
5.7.1 Uniform DFT Filter Bank . . . . . . . . . . . . . . . . . . . . . . . . . 309
5.7.2 Two-channel Filter Banks . . . . . . . . . . . . . . . . . . . . . . . . . 313
5.8 Wavelets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 328
5.8.1 The Discrete Wavelet Transformation . . . . . . . . . . . . . . . 332
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
6. Fourier Transforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
6.1 The Discrete Fourier Transform Algorithms . . . . . . . . . . . . . . . . 344
6.1.1 Fourier Transform Approximations Using the DFT . . . 344
6.1.2 Properties of the DFT . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346
6.1.3 The Goertzel Algorithm. . . . . . . . . . . . . . . . . . . . . . . . . . . 349
6.1.4 The Bluestein Chirp-z Transform. . . . . . . . . . . . . . . . . . . 350
6.1.5 The Rader Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
6.1.6 The Winograd DFT Algorithm. . . . . . . . . . . . . . . . . . . . . 359
6.2 The Fast Fourier Transform (FFT) Algorithms . . . . . . . . . . . . . 361
6.2.1 The Cooley–Tukey FFT Algorithm . . . . . . . . . . . . . . . . . 363
6.2.2 The Good–Thomas FFT Algorithm. . . . . . . . . . . . . . . . . 373
6.2.3 The Winograd FFT Algorithm . . . . . . . . . . . . . . . . . . . . . 375
6.2.4 Comparison of DFT and FFT Algorithms . . . . . . . . . . . 379
6.2.5 IP Core FFT Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
6.3 Fourier-Related Transforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
6.3.1 Computing the DCT Using the DFT. . . . . . . . . . . . . . . . 387
6.3.2 Fast Direct DCT Implementation . . . . . . . . . . . . . . . . . . 388
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 391
7. Advanced Topics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
7.1 Rectangular and Number Theoretic Transforms (NTTs) . . . . . 401
7.1.1 Arithmetic Modulo 2b ± 1 . . . . . . . . . . . . . . . . . . . . . . . . . 403
7.1.2 Efficient Convolutions Using NTTs . . . . . . . . . . . . . . . . . 405
7.1.3 Fast Convolution Using NTTs . . . . . . . . . . . . . . . . . . . . . 405
7.1.4 Multidimensional Index Maps . . . . . . . . . . . . . . . . . . . . . . 409
7.1.5 Computing the DFT Matrix with NTTs . . . . . . . . . . . . . 411
7.1.6 Index Maps for NTTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413
7.1.7 Using Rectangular Transforms to Compute the DFT . . 416
7.2 Error Control and Cryptography . . . . . . . . . . . . . . . . . . . . . . . . . 418
7.2.1 Basic Concepts from Coding Theory . . . . . . . . . . . . . . . . 419
7.2.2 Block Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
7.2.3 Convolutional Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
7.2.4 Cryptography Algorithms for FPGAs . . . . . . . . . . . . . . . 436
7.3 Modulation and Demodulation . . . . . . . . . . . . . . . . . . . . . . . . . . . 453
7.3.1 Basic Modulation Concepts . . . . . . . . . . . . . . . . . . . . . . . . 453
7.3.2 Incoherent Demodulation . . . . . . . . . . . . . . . . . . . . . . . . . 457
7.3.3 Coherent Demodulation . . . . . . . . . . . . . . . . . . . . . . . . . . . 463
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
8. Adaptive Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477
8.1 Application of Adaptive Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . 478
8.1.1 Interference Cancellation . . . . . . . . . . . . . . . . . . . . . . . . . . 478
8.1.2 Prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
8.1.3 Inverse Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
8.1.4 Identification. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
8.2 Optimum Estimation Techniques . . . . . . . . . . . . . . . . . . . . . . . . . 481
8.2.1 The Optimum Wiener Estimation . . . . . . . . . . . . . . . . . . 482
8.3 The Widrow–Hoff Least Mean Square Algorithm . . . . . . . . . . . 486
8.3.1 Learning Curves. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
8.3.2 Normalized LMS (NLMS) . . . . . . . . . . . . . . . . . . . . . . . . . 496
8.4 Transform Domain LMS Algorithms . . . . . . . . . . . . . . . . . . . . . . 498
8.4.1 Fast-Convolution Techniques . . . . . . . . . . . . . . . . . . . . . . . 498
8.4.2 Using Orthogonal Transforms . . . . . . . . . . . . . . . . . . . . . . 500
8.5 Implementation of the LMS Algorithm . . . . . . . . . . . . . . . . . . . . 503
8.5.1 Quantization Effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 504
8.5.2 FPGA Design of the LMS Algorithm . . . . . . . . . . . . . . . 504
8.5.3 Pipelined LMS Filters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507
8.5.4 Transposed Form LMS Filter . . . . . . . . . . . . . . . . . . . . . . 510
8.5.5 Design of DLMS Algorithms . . . . . . . . . . . . . . . . . . . . . . . 511
8.5.6 LMS Designs using SIGNUM Function . . . . . . . . . . . . . . 515
8.6 Recursive Least Square Algorithms . . . . . . . . . . . . . . . . . . . . . . . 518
8.6.1 RLS with Finite Memory . . . . . . . . . . . . . . . . . . . . . . . . . . 521
8.6.2 Fast RLS Kalman Implementation . . . . . . . . . . . . . . . . . . 524
8.6.3 The Fast a Posteriori Kalman RLS Algorithm. . . . . . . . 529
8.7 Comparison of LMS and RLS Parameters . . . . . . . . . . . . . . . . . 530
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
9. Microprocessor Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537
9.1 History of Microprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537
9.1.1 Brief History of General-Purpose Microprocessors . . . . 538
9.1.2 Brief History of RISC Microprocessors . . . . . . . . . . . . . . 540
9.1.3 Brief History of PDSPs . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
9.2 Instruction Set Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
9.2.1 Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
9.2.2 Data Flow: Zero-,One-, Two- or Three-Address Design 552
9.2.3 Register File and Memory Architecture . . . . . . . . . . . . . 558
9.2.4 Operation Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562
9.2.5 Next Operation Location . . . . . . . . . . . . . . . . . . . . . . . . . . 565
9.3 Software Tools . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566
9.3.1 Lexical Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567
9.3.2 Parser Development . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578
9.4 FPGA Microprocessor Cores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 588
9.4.1 Hardcore Microprocessors . . . . . . . . . . . . . . . . . . . . . . . . . 589
9.4.2 Softcore Microprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . 594
9.5 Case Studies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605
9.5.1 T-RISC Stack Microprocessors . . . . . . . . . . . . . . . . . . . . . 605
9.5.2 LISA Wavelet Processor Design . . . . . . . . . . . . . . . . . . . . 610
9.5.3 Nios FFT Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
Exercises . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 634
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 645
A. Verilog Source Code 2001 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 661
B. HDL" onclick="tagshow(event)" class="t_tag">VHDL and Verilog Coding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 729
B.1 List of Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 731
B.2 Library of Parameterized Modules (LPM) . . . . . . . . . . . . . . . . . 733
B.2.1 The Parameterized Flip-Flop Megafunction (lpm ff) . . 733
B.2.2 The Adder/Subtractor Megafunction . . . . . . . . . . . . . . . 737
B.2.3 The Parameterized Multiplier Megafunction
(lpm mult) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 741
B.2.4 The Parameterized ROM Megafunction (lpm rom) . . . 746
B.2.5 The Parameterized Divider Megafunction
(lpm divide) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749
B.2.6 The Parameterized RAM Megafunction (lpm ram dq) 751
C. Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
D. CD-ROM File: “1readme.ps” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 761
Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 769

点击此处下载 ourdev_477522.pdf(文件大小:12.12M) (原文件名:Digital Signal Processing with Field Programmable Gate Arrays(3rd ed).pdf)

(原文件名:Digital Design and Computer Architecture.JPG)
Features
Online Supplements
How to Use the Software Tools in a Course
Labs
Bugs
Acknowledgments
Chapter 1 From Zero to One
Chapter 2 Combinational Logic Design
Chapter 3 Sequential Logic Sesign
Chapter 4 Hardware Description Languages
Chapter 5 Digital Building Blocks
Chapter 6 Architecture
Chapter 7 Microarchitecture
Chapter 8 Memory Systems
Appendix
Further Reading
Index

下面是中文版的目录 《数字设计和计算机体系结构》(计算机科学丛书)
作者:(美国)哈里斯 (David money harris) (美国)Sarah L.harris  译者:陈虎  
目录出版者的话
相关评论
译者序
前言
第1章 二进制
1．1 课程计划
1．2 控制复杂性的艺术
1．2．1 抽象
1．2．2 约束
1．2．3 三条原则
1．3 数字抽象
1．4 数字系统
1．4．1 十进制数
1．4．2 二进制数
1．4．3 十六进制数
1．4．4 字节，半字节和全字
1．4．5 二进制加法
1．4．6 有符号的二进制数
1．5 逻辑门
1．5．1 非门
1．5．2 缓冲
1．5．3 与门
1．5．4 或门
1．5．5 其他二输入逻辑门
1．5．6 多输入门
1．6 数字抽象之下
1．6．1 电源电压
1．6．2 逻辑电平
1．6．3 噪声容限
1．6．4 直流电压传输特性
1．6．5 静态约束
1．7 CMOS晶体管
1．7．1 半导体
1．7．2 二极管
1．7．3 电容
1．7 4nMos和pMOS晶体管
1．7．5 CMOS非门
1．7．6 其他CMOS逻辑门
1．7．7 传输门
1．7．8 类nMOS逻辑
1．8 功耗
1．9 总结和展望
习题

第2章 组合逻辑设计
2．1 引言
2．2 布尔表达式
2．2．1 术语
2．2．2 与或式
2．2．3 或与式
2．3 布尔代数
2．3．1 公理
2．3．2 单变量定理
2．3．3 多变量定理
2．3．4 定理的统一证明方法
2．3．5 等式化简
2．4 从逻辑到门
2．5 多级组合逻辑
2．5．1 减少硬件
2．5．2 推气泡
2．6 X和Z
2．6．1 非法值x
2．6．2 浮空值z
2．7 卡诺图
2．7．1 画圈的原理
2．7．2 卡诺图化简逻辑
2．7．3 无关项
2．7．4 小结
2．8 组合逻辑模块
2．8．1 多路选择器
2．8．2 译码器
2．9 时序
2．9．1 传输延迟和最小延迟
2．9．2 毛刺
2．10 总结
习题

第3章 时序逻辑设计
3．1 引言
3．2 锁存器和触发器
3．2．1 SR锁存器
3．2．2 D锁存器
3．2．3 D触发器
3．2．4 寄存器
3．2．5 带使能端的触发器
3．2．6 带复位功能的触发器
3．2．7 晶体管级的锁存器和触发器设计
3．2．8 小结
3．3 同步逻辑设计
3．3．1 一些有问题的电路
3．3．2 同步时序电路
3．3．3 同步和异步电路
3．4 有限状态机
3．4．1 有限状态机设计实例
3．4．2 状态编码
3．4．3 Moore型状态机和Mealy型状态机
3．4．4 状态机的分解
3．4．5 有限状态机小结
3．5 时序逻辑电路的时序
3．5．1 动态约束
3．5．2 系统时序
3．5．3 时钟偏移
3．5 4亚稳态
3．5．5 同步器
3．5．6 分辨时间的推导
3．6 并行
3．7 总结
习题

第4章 硬件描述语言
4．1 引言
4．1．1 模块
4．1．2 硬件描述语言的起源
4．1．3 模拟和综合
4．2 组合逻辑
4．2．1 按位操作符
4．2．2 注释和空格
4．2．3 缩减运算符
4．2．4 条件赋值
4．2．5 内部变量
4．2．6 优先级
4．2．7 数字
4．2．8 z和x
4．2．9 位混合
4．2．1 0延迟
4．2．1 1VHDL库和类型
4．3 结构建模
4．4 时序逻辑
4．4．1 寄存器
4．4．2 可复位寄存器
4．4．3 带使能端的寄存器
4．4．4 多寄存器
4．4．5 锁存器
4．5 更多组合逻辑
4．5．1 选择语句
4．5．2 if语句
4．5．3 Verilog的easez语句
4．5．4 阻塞式和非阻塞式赋值
4．6 有限状态机
4．7 参数化模块
4．8 测试程序
4．9 总结
习题

第5章 常见数字模块
5．1 引言
5．2 算术电路
5．2．1 加法
5．2．2 减法
5．2．3 比较器
5．2．4 算术逻辑单元
5．2．5 移位器和循环移位器
5．2．6 乘法
5．2．7 除法
5．2．8 深入阅读
5．3 数制系统
5．3．1 定点数系统
5．3．2 浮点数系统
5．4 时序电路模块
5．4．1 计数器
5．4．2 移位寄存器
5．5 存储器阵列
5．5．1 概述
5．5．2 动态随机访问存储器
5．5．3 静态随机访问存储器
5．5．4 面积和延迟
5．5．5 寄存器文件
5．5．6 只读存储器
5．5．7 使用存储器阵列的逻辑
5．5．8 存储器的硬件描述语言
5．6 逻辑阵列
5．6．1 可编程逻辑阵列
5．6．2 现场可编程门阵列
5．6．3 阵列实现
5．7 总结
习题

第6章 体系结构
6．1 引言
6．2 汇编语言
6．2．1 指令
6．2．2 操作数：寄存器、存储器和常数
6．3 机器语言
6．3．1 R一类型指令
6．3．2 I一类型指令
6．3．3 J一类型指令
6．3．4 解释机器语言码
6．3．5 程序存储
6．4 编程
6．4．1 算术／逻辑指令
6．4．2 分支
6．4．3 条件语句
6．4．4 循环
6．4．5 数组
6．4．6 过程调用
6．5 寻址方式
6．6 编译、汇编和加载
6．6．1 内存图
6．6．2 转换成二进制代码和开始执行程序
6．7 其他主题
6．7．1 伪指令
6．7．2 异常
6．7．3 有符号和无符号的指令
6．7．4 浮点指令
6．8 真实世界透视：IA一32结构
6．8．1 IA一32的寄存器
6．8．2 IA一32的操作数
6．8．3 状态标志
6．8．4 IA一32指令集
6．8．5 IA一32指令编码
6．8．6 IA一32的其他特性
6．8．7 小结
6．9 总结
习题

第7章 微结构
7．1 引言
7．1．1 体系结构状态和指令集
7．1．2 设计过程
7．1．3 MIPS微结构
7．2 性能分析
7．3 单周期处理器
7．3．1 单周期数据路径
7．3．2 单周期控制
7．3．3 更多指令
7．3．4 性能分析
7．4 多周期处理器
7．4．1 多周期数据路径
7．4．2 多周期控制
7．4．3 更多指令
7．4．4 性能分析
7．5 流水线处理器
7．5．1 流水线数据路径
7．5．2 流水线控制
7．5．3 冲突
7．5．4 更多指令
7．5．5 性能分析
7．6 硬件描述语言表示
7．6．1 单周期处理器
7．6．2 通用模块
7．6．3 测试程序
7．7 异常
7．8 高级微结构
7．8．1 深流水线
7．8．2 分支预测
7．8．3 超标量处理器
7．8．4 乱序处理器
7．8．5 寄存器重命名
7．8．6 单指令流多数据流
7．8．7 多线程
7．8．8 多处理器
7．9 现实世界透视：IA一32微结构
7．10 总结
习题

第8章 存储器系统
8．1 引言
8．2 存储器系统性能分析
8．3 高速缓存
8．3．1 高速缓存中存放的数据
8．3．2 高速缓存中的数据查找
8．3．3 数据的替换
8．3．4 高级高速缓存设计
8．3．5 MIPS处理器中高速缓存的发展
8．4 虚拟存储器
8．4．1 地址转换
8．4．2 页表
8．4．3 地址转换后备缓冲
8．4．4 存储器保护
8．4．5 替换策略
8．4．6 多级页表
8．5 内存映射I／O
8．6 现实世界透视：IA一32存储器和I／O系统
8．6．1 IA一32高速缓存系统
8．6．2 IA一32虚拟存储器
8．6．3 IA一32的直接I／O编程机制
8．7 总结
习题
附录A数字系统实现
附录BMIPS指令
延伸阅读材料



点击此处下载 ourdev_477524.pdf(文件大小:35.89M) (原文件名:Digital Design and Computer Architecture.pdf)
点击此处下载 ourdev_477525.zip(文件大小:46K) (原文件名:DDCA_HDL_Examples.zip)
点击此处下载 ourdev_477526.zip(文件大小:83K) (原文件名:DDCA_HDL_Exercises_Odd.zip)

zhenke

谢谢分享！

antonine

这么好的资料怎么没有人顶阿

Bdv20

好书。不过没哟勇气看完。

bjj9217

好书

steven

真是好书，标记一下。

bad_fpga

先MARK一下

hyz_avr

顶一下

zgq800712

点击和回复0.05多不到

dracula

在下了，谢谢LZ

flight871

下来看看，谢谢

mtheory

好书

hyz_avr

中文的是哪一本啊...

Jigsaw

谢谢楼主

avrmk

不敢下！

qdvenus

支持一下楼主

tgl3721

可惜是E文的，老了，眼睛不好使了，看不懂，但还是顶

zgq800712

数字信号处理这本有中文版的1,2版；网上有的卖；
计算机这本也有中文版，也有的卖；
我发的只是E文版；就是看的累，效率低。哈。看看也不错

jamesyu

记号

yangsen

好资料，谢谢LZ

zgq800712

(原文件名:39138_1218521175_8290.gif)

点击此处下载 ourdev_478680.rar(文件大小:88K) (原文件名:Clock_Dividers_Made_Easy.rar)
点击此处下载 ourdev_478681.pdf(文件大小:37.21M) (原文件名:FPGA工程设计高级研修班_崔嵬讲义.pdf)
点击此处下载 ourdev_478682.rar(文件大小:208K) (原文件名:HET公共平台(各种电路).rar)
点击此处下载 ourdev_478683.rar(文件大小:2.23M) (原文件名:modelsim_training_data.rar)
点击此处下载 ourdev_478684.rar(文件大小:1.00M) (原文件名:RF万能工具包.rar)
点击此处下载 ourdev_478685.rar(文件大小:1.83M) (原文件名:微星主板Layout_guide.rar)
点击此处下载 ourdev_478686.doc(文件大小:6.23M) (原文件名:新SOPC_EDA实验讲义9_28(杭州康芯).doc)
点击此处下载 ourdev_478687.rar(文件大小:72K) (原文件名:毕业设计-光端机.rar)
千兆网phy芯片资料-88e1111ourdev_478871.rar(文件大小:2.47M) (原文件名:Gbit以太网88E1111.rar)

88e1111 千兆网phy芯片资料- ，费劲找到的Other systems 其他70万源 ...
详细说明：千兆网phy芯片资料-88e1111，费劲找到的-Phy chip Gigabit Ethernet ... [88e1111.rar] - 关于88e1111网络phy的详细的资料，对希望了解使用的人很有帮助 ...
www.pudn.com/downloads114/.../detail477099.html - 网页快照 - 类似结果
这个网站什么都要收费，下不了；在CSDN发现也有这个，要积分0，我下载了！！！
然后在里面加了点东西，打包再上传！


点击此处下载 ourdev_478872.rar(文件大小:3.61M) (原文件名:LYR178-101D (SDSP Development Platform).rar)

master0722

下载了，虽然短时间不会去看，但是先收藏了。

hbchf

谢谢了！

kenson

这么好的书怎么不顶的道理呢！谢谢LZ了

william_cao

狂顶~~

knimble

mark 好东西

xinjie1023

牛书

xeptf6

mark

armfans

暂时作为收藏吧

ndust

jh

pb486

顶，感谢

longquan

书不在多，去看就行

——--惭愧呀

tom030704

记下了~~~~

mingyuexin1981

mark 回家了下

crong

收藏，谢谢！！

lvwang2002

mark

kneken

好东西

diyer_zhou

先收下了。。。谢谢！

yanghuagui

记号下

ndust

jh

foxsports

标记一下

yu_wen

mark

li_kah

谢谢了！

root

学习下，顶~~

xlwxdl1

顶！！

potato6517

谢谢啊

baoyatu

谢谢分享

bbsniua

中文还行，E文就算了！

yuhang

记号记号

breakcelee

m

bsz84

mark

ArcticRat

好书，顶一下！！

282206796

谢谢楼主和热心的人

ksniper

mark

eduhf_123

MARK 好书

soulcoffee

mark

davy_yu

顶啊

michael757

MARK!

pb486

好书，谢谢

fafa55561733

非常好的书

jevei01

定啊

nano

楼主好人。
鉴定完毕。

hawkinsky

Mark!

zhangchanggong

书是好可我英语不好~~~~~~~~~~

kclc

书很好希望借此我英语也能学好

wodetianmyday

mark

xml2028

mark

wolfdong7

看见E文就抽筋了

elemcudev

马克

lea2005

MARK

sadlife1000

书不错。
我看那个讲义挺好的。

gwh1128

不错，标记下

ratrat

MARK

dy45

xie xie

boy364100

非常的不错。顶~~~

castle911

mark

falcon8663

顶！！！！！！！好东西

lastfool

mark

xxx7597

MARK

xiaojian

做记号

youxin2004

好东西

vipcff

mark

yangyi

好书一定要顶,E文还是要多看

dreamworld

下载下来看看如何，呵呵，感谢楼主

bigcha

mark

vipcff

mark

wanwzy

mark

weiwdr05

mark

z1234

mark

liumaojun_cn

mark

gliet_su

千年顶一回。

zbjzxc

顶~~

justsun

mark

p.nicholas

买过第二版中文版，对比下英文版，看看原著

wxx116zh

mark

avrwoo

好书，谢谢！

sufeila

记号

daya

good~

thanks for share~~

avr_fans_53

很有用，非常感谢～

hfsheng0123

不管有没有用，先收藏了