verilog语言门级与算法级编写，那种效果好些？

hbchf · 发表于 2010-1-28 15:29:27

我感觉门级更加贴近硬件，所以它要好些！
谢谢了！

ngzhang · 发表于 2010-1-28 18:31:41

那请LZ门级描述一个ARM7-TDMI-S CPU吧。

hbchf · 发表于 2010-1-28 19:07:42

个人见解

zzsoft · 发表于 2010-1-28 20:01:03

verilog 是 HDL 语言，就是用来描述硬件的.

所以，如果你说的效果为了模拟硬件功能，门级描述与算法级描述都一样；

如果你说的是综合的效果，对于不同的综合软件结论不一，但是一般说来门级好过算法级（综合准确性，面积，timing）但没有真正比较，经验中是这样的；

但是一般来说采用门级描述的代码比算法级描述的复杂，编写时间长，而且容易出错

ngzhang · 发表于 2010-1-28 22:16:56

而且可移植性差

zzsoft · 发表于 2010-1-29 02:39:43

其实verilog的描述应该这样分，cell描述（综合后的），RTL描述（综合前的）和 Behavior描述（算法）

LZ 所说的门级应该指 RTL描述, 所以更加贴近硬件是正确的,

正因为这样，

就综合成版图来说（包括ASIC，FPGA），算法级(Behavior)的可移植性应该比门级(RTL)要低一些，

就模拟来说，门级(RTL)的可移植性和算法级(Behavior)的一样.

ngzhang · 发表于 2010-1-29 02:50:20

回复【5楼】zzsoft
-----------------------------------------------------------------------

LZ的意思是写那个综合后的。

zzsoft · 发表于 2010-1-29 02:59:03

呵呵，FPGA上要用verilog直接写综合后的cell描述,那太雷人了.

不过一些设计还是需要直接写综合后的代码，特别是一些异步电路，但仅仅是ASIC上

verilog语言门级与算法级编写，那种效果好些？

阿莫论坛20周年了！感谢大家的支持与爱护！！