我想做ns级可调延迟的数字同步脉冲信号,脉宽10us,怎么做啊,求指导?

jinpengfang · 发表于 2012-2-16 19:04:36

如题,谢谢达人了

Andyndy313 · 发表于 2016-5-3 19:09:42

朋友，做出来了吗？我也遇到了同样的问题

kebaojun305 · 发表于 2016-5-3 20:00:15

CPLD 或者FPGA

vipeinstein · 发表于 2016-5-18 18:05:36

用逻辑单元延时

Andyndy313 · 发表于 2016-5-19 20:05:52

kebaojun305 发表于 2016-5-3 20:00
CPLD 或者FPGA

刚开始接触FPGA，不知道大神能不能告知具体的实现方案呢，感激不尽

lgg123 · 发表于 2016-5-20 10:55:13

ns级FPGA很容易实现，关键是单次步进多少ns，如果最小可调2ns，还是很好做的，再往下到0.5ns以下做起来要稍微麻烦点

blue1025 · 发表于 2016-5-20 14:15:49

可控ns延迟，可以参考ddr phy的实现。

辰星和月 · 发表于 2016-5-20 16:24:33

这是12年的老贴啊

阿莫论坛20周年了！感谢大家的支持与爱护！！