正确使用层次图，你会发现ORCAD/PADS/CADENCE跟AD比都弱爆了

myiccdream · 发表于 2014-6-15 12:14:05

本帖最后由 myiccdream 于 2014-6-15 12:41 编辑

mhw 发表于 2014-6-15 09:08
你如果使用层次图模块化设计，再为维修部门着想的话，肯定会为这个功能有怨念的……
通常一个板的子图不 ...

1. 自动命名对快速成板式非常有帮组的。尤其是原理图人员和 layout分开的人。
至于你说的维修。这并没有什么。只是一个上手和熟悉的问题
我接触的很多高密度的板子连丝印都没有了，照你这样说。难道不修了？

2. 你可以对比一下 pads ,allergo 和 ad的铺铜速度吧。
   对我们这些用户来说，我才不管你是不是实心铜算法。我要的是效率。。。

3、死铜：比较2mm的双排排针。由于间距规则的问题，负片在4个针之间就出出现死铜。AD中是没办法删除的。。。。。。
   哎，对强迫症来说，很不爽

4.  前面回帖已经提到这个了，随便推挤，轻松搞定。并且AD可以选中几十根线，一起拖拽出
  ============
AD 的群组走线是指空白区域中走，如果你要同时走群组线。还想他从挤一下别的线，卡得要命。所以基本用得很少
我建议你连接一下pads 和allergo的修线概念在来讨论这个问题吧，修线功能在ad中是没有的。也是让我很喜欢pads 和allergo的地方

5. 你的DDR走线确实是一个很强的技巧。我觉得你那样走估计很耗时间吧。
拓扑结构可以大量的节约我们的脑细胞和时间。很可以 AD 不支持。

6.  楼主，AD如果一个项目当中有一个元器件是多个part的。你有没有试下AD  tools -> annototate的功能？你试试看

============
最后，被你推荐的AD 多通道设计。pads 和allergo 也可以用其他很爽的方式实现。比如pads 的make reuse

AD 的原理图再出色，也无法掩饰他在 layout上的苍白。唉

jiangchun9981 · 发表于 2014-6-15 12:22:03

铺铜速度？用EE的表示都是实时的

多通道：直接是COPY 实现的，比较直观，没AD那么多的概念

板间的复用： REUSE BLOCK，就是类似一个模块那样，常用的电源管理等不经常变动但是常用到的可以做成这样，直接放到需要的板上就可以了，和普通元件一样用，非常NB的功能。

DevLabs · 发表于 2014-6-15 12:30:54

AD就算会操作吧，不熟。PADS用过一段时间，算熟练吧，感觉PADS比较好的地方是过滤器，PCB网络自定义显示颜色，无模命令，另外还有一些操作可以自己写宏/本，感觉很不错。

jiangchun9981 · 发表于 2014-6-15 12:31:36

其实还有个比较大的问题，就是主流的厂家给的参考原理图PCB基本都是PADS，ORCAD这样的，比如MTK，全志，瑞星微等。还没见过那个给的是AD。

这就有个比较大的问题了，的重新建原理图，封装等。这都是比较麻烦费时间的问题。

mhw · 发表于 2014-6-15 12:38:17

myiccdream 发表于 2014-6-15 12:14
1. 自动命名对快速成板式非常有帮组的。尤其是原理图人员和 layout分开的人。
至于你说的维修。这并 ...

1. 自动命名对快速成板式非常有帮组的。尤其是原理图人员和 layout分开的人。——————前面提到了这是土豪公司和小公司的区别，这个没法比的
至于你说的维修。这并没有什么。只是一个上手和熟悉的问题——————你要是做过维修或者有维修的好友就不会这么说了，普通公司应该没法让你花很长时间学修一块板的，而且还有十几种甚至更多的板呢
我接触的很多高密度的板子连丝印都没有了，照你这样说。难道不修了？——————典型如手机板，这些是不用考虑维修的，我见过的大部分是直接换板，而且死道友不死贫道不用管那么多的……一般公司的返修板，维修工搞不定还得找研发，何必给自己添麻烦呢

2. 你可以对比一下 pads ,allergo 和 ad的铺铜速度吧。
对我们这些用户来说，我才不管你是不是实心铜算法。我要的是效率。。。
——————我不明白什么叫速度……我只知道我这个5年前买的低配置集成显卡笔记本一直跑的很流畅，还是画两三千元件的通信板。最多60多块敷铜，点击一下“所有敷铜重新铺设”（还可以指定铺设先后顺序，因为有的区域可能会重叠的），不到3秒钟搞定……想不明白还要更快有什么意义

3、死铜：比较2mm的双排排针。由于间距规则的问题，负片在4个针之间就出出现死铜。AD中是没办法删除的。。。。。。
哎，对强迫症来说，很不爽
——————看来你对PCB物理结构不了解。假设一个焊盘外径1.27mm，内径0.7mm，并不代表内电层需要从1.27mm开始避让的——只需从内径避让足够间距就够了

所以即使是几百引脚密密麻麻打满过孔的BGA底下，我也没发现过你说的这种死铜现象……真要有，估计也是个别的地方，随便放一块Fill应该不费事吧

4. 前面回帖已经提到这个了，随便推挤，轻松搞定。并且AD可以选中几十根线，一起拖拽出
============
AD 的群组走线是指空白区域中走，如果你要同时走群组线。还想他从挤一下别的线，卡得要命。所以基本用得很少
我建议你连接一下pads 和allergo的修线概念在来讨论这个问题吧，修线功能在ad中是没有的。也是让我很喜欢pads 和allergo的地方
——————不太清楚“修线”，请列举一下具体的功能描述，如果你说的是点一调走线推挤其他线、割线、添加短跳线之类的就不用了……

5. 你的DDR走线确实是一个很强的技巧。我觉得你那样走估计很耗时间吧。
拓扑结构可以大量的节约我们的脑细胞和时间。很可以 AD 不支持。
——————不费时间，因为我喜欢手动布线，而且希望实现最小的面积、最短的线路。对这种六七十根线需要等长的地方，位置差一点，最终所有线都要复杂很多

mhw · 发表于 2014-6-15 12:43:49

jiangchun9981 发表于 2014-6-15 12:22
铺铜速度？用EE的表示都是实时的

多通道：直接是COPY 实现的，比较直观，没AD那么多的概念

多通道：直接是COPY 实现的，比较直观，没AD那么多的概念

以前用protel2.5和99也只能这样做，就是稍嫌麻烦
AD里的多通道，你可以搜一下……
1-原理图更新到PCB后，会生成N个ROOM（矩形方框，模块所有元件都在里面）
2-随便对其中一个通道布局、布线，完成后，点一下其他通道，直接拷贝元件相对位置和PCB走线……然后整体拖放到指定位置就可以了，比较省事

mhw · 发表于 2014-6-15 12:48:41

jiangchun9981 发表于 2014-6-15 12:31
其实还有个比较大的问题，就是主流的厂家给的参考原理图PCB基本都是PADS，ORCAD这样的，比如MTK，全志，瑞 ...

AD可以直接简单导入ORCAD原理图和pads、allegro的PCB……
然后从原理图更新PCB，如果有差异，仔细检查一下，查看原理图相应位置，改改就好了，很轻松

你如果有这个需求可以找我，当然是收费的……呵呵

但是对我这样追求完美的人来说，这些厂家的原理图都太垃圾了，需要重新用层次图来整理一遍。不过这只是体力活，不用担心出错的，你每改一个模块，更新一次PCB，如果没有变化就说明原理图没改错。

mhw · 发表于 2014-6-15 12:51:09

jiangchun9981 发表于 2014-6-15 12:31
其实还有个比较大的问题，就是主流的厂家给的参考原理图PCB基本都是PADS，ORCAD这样的，比如MTK，全志，瑞 ...

封装是不用管的，导入到AD后原理图可以直接生成元件库，PCB也可以直接生成封装库……

这说明其他EDA工具的元件库其实也是包含到原理图和PCB里的，只是出于他们的各种理念，才不提供生成库的功能。

bx2231 · 发表于 2014-6-15 12:51:36

我是从altium换到orcad, allegro的。感觉orcad画的原理图漂亮清晰一些。allegro专业些。

red131421 · 发表于 2014-6-15 13:07:59

只会用ORCAD ，也画过不少层次图，感觉非常好用的，工具只要熟了就好，

Borden · 发表于 2014-6-15 13:23:45

哎～说这么热闹，还是没见谁能弄出pcb走线快捷键来～～～～

avr-arm · 发表于 2014-6-15 13:35:18

工具自己用熟了就好。建议楼主多熟悉熟悉其他的软件，不要妄下定论。
毕竟，ad是一款低端软件，再美化，很多人也只能“呵呵”

mhw · 发表于 2014-6-15 13:39:49

Borden 发表于 2014-6-15 13:23
哎～说这么热闹，还是没见谁能弄出pcb走线快捷键来～～～～

所有画PCB的工具都不用考虑快捷键吧，这个肯定是必备的，但是顺不顺手就看个人了，你可以自己重新定义快捷键的

protel99以前还要两个手一起上，现在AD纯粹靠右手就够了，手工布线的话，绝大部分时候，只需点一下走线的图标，然后就不停的走线：点一下起点，各种绕线、推挤，拉到终点，点一下终点焊盘/过孔/走线，自动结束这条线；然后继续点击下一条线的起点……

mhw · 发表于 2014-6-15 13:43:10

avr-arm 发表于 2014-6-15 13:35
工具自己用熟了就好。建议楼主多熟悉熟悉其他的软件，不要妄下定论。
毕竟，ad是一款低端软件，再美化，很 ...

建议多来点实例，对比一下实现方式……不要只是路过、呵呵
我对这个帖子的实用性和科普性还是有一定期望的

（以后需要招人，可以从这个帖子里挖掘一些自己所需的人才，不用到51job一类的网站去大海捞针）

utopianism · 发表于 2014-6-15 13:47:01

mark，学习了。

mq-life · 发表于 2014-6-15 13:55:01

Borden 发表于 2014-6-15 02:21
谢谢指教！这个我都不知道！但是这个还称不上是快捷键，只是键盘选取菜单命令，难道真的没有一个键的快捷 ...

AD快捷捷是可以自定义的，AD9中选择左上角 DXP > Customize ，

mq-life · 发表于 2014-6-15 14:03:13

Vampireyifeng 发表于 2014-6-15 09:45
有空来写个教程，关于多通道设计，层次化设计，模块化设计，局域网协作设计。怎么样？ ...

非常赞同，不知道其它软件怎么样，但是AD越用越强大，可惜身边没人用这些强大的功能，所以一直找不到学习的对象只能在网上苦苦搜索。
如果需要，您可以列个目录，我来补充其中的内容，不过很多可能是先学先卖的哦。

mq-life · 发表于 2014-6-15 14:13:49

Borden 发表于 2014-6-15 13:23
哎～说这么热闹，还是没见谁能弄出pcb走线快捷键来～～～～

既然提了就设置一下吧：DXP > Custominze ，然后按照下图设置，在PCB中 1 是布线的快捷键。

我一般不用快捷键，因为好用的几个键都被占了，所以用 p t 这种快捷命令居多，

偏偏倒倒 · 发表于 2014-6-15 14:24:34

就一点，protel/AD的网络标号，居然是靠靠近来识别。
图形的修改移动，很容易就造成网络标号的丢失、错误。
这对复杂的电路来说，是致命的。

linghu2 · 发表于 2014-6-15 14:29:02

STM32_Study 发表于 2014-6-14 23:35
目前我的概念，还是PADS比AD强。希望楼主能提供证据让我享受更好的工具

1、AD版本各种各 ...

2,最主要的优点,+10086

而且可以2个原理图连接1个PCB,可以看原理图的差别,一般人我不告诉他

Borden · 发表于 2014-6-15 14:41:35

mq-life 发表于 2014-6-15 14:13
既然提了就设置一下吧：DXP > Custominze ，然后按照下图设置，在PCB中 1 是布线的快捷键。

我一般不 ...

我擦好棒！终于看到干货了，我的病有救了～～～话说回来Altium还是挺蠢，这用得最多的命令居然没有缺省快捷键而且自己要设置还藏得这么深害我用了十几年protel的人都找不到当年师傅根本就没教过。。。。。。

Xujuango · 发表于 2014-6-15 14:53:46

偏偏倒倒发表于 2014-6-15 14:24
就一点，protel/AD的网络标号，居然是靠靠近来识别。
图形的修改移动，很容易就造成网络标号的丢失、错误。 ...

不明白是什么意思。

spacekey · 发表于 2014-6-15 15:24:05

mhw 发表于 2014-6-15 09:29
把总线当一个网络标号加进去就可以了，如下图所示：

谢谢，找时间试一下

xaper · 发表于 2014-6-15 15:39:01

Borden 发表于 2014-6-15 02:21
谢谢指教！这个我都不知道！但是这个还称不上是快捷键，只是键盘选取菜单命令，难道真的没有一个键的快捷 ...

AD走线快捷键可以自定义的，比如我把他定义成F2，和PADS一样

PADS我感觉要好用些，特别是特选一些元件或走线，效率高很多，大爱，但是公司用AD

error_dan · 发表于 2014-6-15 15:40:43

Borden 发表于 2014-6-15 14:41
我擦好棒！终于看到干货了，我的病有救了～～～话说回来Altium还是挺蠢，这用得最多的命令居然没有缺省快 ...

但凡有默认快捷键的命令，在菜单里面都把快捷键列出来了好吧。

而且整个快捷键系统都是完全遵循windows的风格，命令里面的带下划线的那个字母就是快捷键，三层菜单里面的命令按三下键盘就行了。（同一层菜单里面有两个一样的就不灵了，我也不知道为什么设计的这么NC）
我画板子的时候，似乎只有定位和选中是用鼠标的，命令操作几乎全键盘。

mhw · 发表于 2014-6-15 16:26:36

偏偏倒倒发表于 2014-6-15 14:24
就一点，protel/AD的网络标号，居然是靠靠近来识别。
图形的修改移动，很容易就造成网络标号的丢失、错误。 ...

这个虽然不是问题，也解释一下：
1-按规范来设计，要使用DRC（AD里叫编译），这种低级错误都会给你提示错误和警告的。就跟编程一样，永远不要指望复制粘贴就做好一个程序特别是同一个函数里，容易有局部变量冲突或缺乏定义（在这里就是网络标号冲突或丢失）
2-坚持正确的层次图把问题隔离开来，坚持小的子图能让问题简单化

你说的复杂的图应该就是我前面提到的A0,A1……不要犹豫，为自己也好为后面接手的同事也好赶紧改掉这些坏习惯

mhw · 发表于 2014-6-15 16:29:25

linghu2 发表于 2014-6-15 14:29
2,最主要的优点,+10086

而且可以2个原理图连接1个PCB,可以看原理图的差别,一般人我不告诉他 ...

AD可以直接比较两份原理图或PCB的差异……有问题时可以查看两份版本的差异……

不过我一直没有实际用过，因为我们的版本很少

mhw · 发表于 2014-6-15 16:31:28

Borden 发表于 2014-6-15 14:41
我擦好棒！终于看到干货了，我的病有救了～～～话说回来Altium还是挺蠢，这用得最多的命令居然没有缺省快 ...

看来你画图的习惯很不好，效率太低了
我看自己和别人画图，都不会不停启动拉线命令的

summerjohn · 发表于 2014-6-15 16:35:28

mhw 发表于 2014-6-15 09:18
层次图是所有EDA软件都支持的，取决于设计者是否坚持去做……
并且目前据我了解只有AD有线束（harness） ...

现在Orcad有Netgroup提供类似作用，供楼主了解。很多年前使用Orcad，用Bus的方式把好多线捆在一起进行层次设计。现在的Orcad的bus不再允许捆上其它信号线了。

mhw · 发表于 2014-6-15 16:51:25

summerjohn 发表于 2014-6-15 16:35
现在Orcad有Netgroup提供类似作用，供楼主了解。很多年前使用Orcad，用Bus的方式把好多线捆在一起进行层 ...

搜了一下，应该是这个功能（你说的BUS的方式是不可能的，只是一个示意图而已，还是要靠全局网络和端口号来连接子图的）。这么多年了，ORCAD终于扭捏的跟进AD了……还有这个undo好像也可以突破1次的限制了。
有兴趣看一下这个文档：
OrCAD Capture V16.6 各種新功能介紹
http://www.docin.com/p-539357416.html

很雷人的全面山寨多年前的AD了……

读书的时候用ORCAD画图产生烦恼去问，得到的回答都类似现在果粉一样，不停强调欧美台湾工程师都用这个，国内大公司都用这个，如何通用，高贵基因……没想到现在也要靠山寨来追赶了

mhw · 发表于 2014-6-15 17:01:20

这个更详细一些：Allegro16.5原理图（就是ORCAD了）与PCB新功能介绍
http://wenku.baidu.com/link?url= ... xl5hwAcuX4ynwNzZidm

summerjohn · 发表于 2014-6-15 17:12:16

以前是Orcad没有类似功能，偷奸耍滑地利用了Bus的功能去实现它。步骤就不赘述了，也需要Orcad很老的版本。Orcad不是Cadence唯一的原理图工具，貌似原地踏步了好多年，现在终于能有些变化了，哪怕是山寨别人。

bulejeans · 发表于 2014-6-15 17:13:37

AD的原理确实直观，快捷，像smart-copy就很好；但pcb差强人意，很简单：pcb最基本最重要的功能-推挤这么多年一直没什么改善
ps--AD的线束有什么好处？我一直用来画示意图。。

chensi007 · 发表于 2014-6-15 17:16:55

jonyzhu 发表于 2014-6-15 11:15
这种贴非常有意义！任何一个工具的学习到熟练掌握都需要投入大量的时间和精力，初学者在决定使用哪一款工 ...

如果你是初学者，你进这帖后,这个说ad好,那个讲allegro牛,你除了更迷茫外,好像没其他的感受了吧。我原来就是基于这种迷茫和工作需要把allegro/pads/ad都学会,我的理解是各软件都好用.但都有小瑕疵。

mhw · 发表于 2014-6-15 17:17:39

bulejeans 发表于 2014-6-15 17:13
AD的原理确实直观，快捷，像smart-copy就很好；但pcb差强人意，很简单：pcb最基本最重要的功能-推挤这么多 ...

面向对象设计原理图的革命性的创新……
你仔细从头到尾看一遍帖子，以后你需要设计复杂系统的时候就庆幸掌握这个了

lnso · 发表于 2014-6-15 18:24:25

开个教程对比一下吧，不然很多人觉得口说无凭

wxty · 发表于 2014-6-15 20:19:56

AD铺铜不方便啊

zhousun · 发表于 2014-6-15 23:02:41

这个帖子立意很好，特别是对于多年工作的电工而言，以前帖子只是讨论哪个工具好坏，并没有实例，流于形式；

我一直使用AD,经常听我的同事和我鼓吹allegro好，所以我就问他你认为这个工具有哪些优点？可以吸引我改变工具。他列举了一些（他从dxp2004转过去的）；我发现列举的现在AD都有相应功能；
只是高速仿真这个目前没用所以不清楚。

我觉得大家时间都挺宝贵，可以专门就各个工具里效率最高或是最频繁使用的功能比较，因为一个人可能只熟悉一个工具；这样大家对工具就有个全面的认识，更容易取舍。就我而言并不排斥哪个工具
哪个工具更适合我我就用哪个工具。只要它具有吸引力。

wycox · 发表于 2014-6-17 08:09:16

真是一个高手集中的帖子啊，赶紧来问一个问题。
无基酸大侠画的一个FPGA板子，飘逸的布线让人仰慕不已。其中很多任意角度的走线通过圆弧平滑过渡，摸索了很长时间实在搞不清楚是如何实现的，请各位高手指点。
下图是从无基酸大侠AD设计文件中截的图。

WHOOK · 发表于 2014-6-17 08:44:20

很不错的PK贴，也是点电子开发的技术贴。一直用着protel99se。原理图 PCB 库，DRC之间用好熟练就很方便。但也喜欢pads2005.

sanger · 发表于 2014-6-17 08:56:56

mhw 发表于 2014-6-14 22:43
你可以参考一下这个示例，刚好还用到了线束，把RMII的9根信号线打包成一根线束：
以太网数控电源0-36V/0- ...

看了下，原理图和PCB确实都画得赏心悦目，
小声说下：我也是AD的忠实爱好者

addcyou · 发表于 2014-6-17 09:38:25

各有所长 AD的复用很好用

mhw · 发表于 2014-6-17 09:46:01

wycox 发表于 2014-6-17 08:09
真是一个高手集中的帖子啊，赶紧来问一个问题。
无基酸大侠画的一个FPGA板子，飘逸的布线让人仰慕不已。其 ...

这个只要花点功夫，什么软件都可以画出这种效果的，protel系列包括AD，是布线过程按“Shift+空格”切换走线模式，有任意直线、45度、90度、圆弧过渡等模式……这种图就是用圆弧过渡模式画的
实际上不是很有必要，5G以下走直角线都没有任何问题的……PCB教材里很多所谓规则都是抄来抄去人云亦云的。像无机酸这个图里“3W原则”“阻抗”“隔离”统统都不满足，但是不会有问题。

xiangxiadage · 发表于 2014-6-17 09:47:01

qingniao 发表于 2014-6-14 22:20
ORCAD也可以画层次图啊

支持
用过

skystalker · 发表于 2014-6-17 10:11:28

做为一个之前搞机械的人，一直有精确控制各种尺寸和元件位置关系的强迫症
学画图的时候，为这个抓狂了很久
有没同感的

pcb_newbie · 发表于 2014-6-17 10:33:19

说allegro一个功能，看看楼主能不能指出AD如何做出来.

我们IC原厂, 经常会碰到客户反馈问题，这个时候首先当然是排查PCB走线和layout, 但是客户不会把整个PCB给我们，而只是把我们IC周边的PCB线路给我们, allegro只需要一框，就可以把框住的电路切出来，请问AD如何做？不要告诉我人工删减。

mhw · 发表于 2014-6-17 10:46:14

skystalker 发表于 2014-6-17 10:11
做为一个之前搞机械的人，一直有精确控制各种尺寸和元件位置关系的强迫症
学画图的时候，为这个抓狂了很久
...

你已经具备成为PCB强人的潜质……
AD所有元件、线条等都可以直接输入坐标；可以任意角度旋转；还有极坐标模式……2D方面，AutoCAD能做的基本它都能做（可能不会那么方便）
其实设置合理的栅格，已经可以解决大部分问题了

mhw · 发表于 2014-6-17 10:51:58

pcb_newbie 发表于 2014-6-17 10:33
说allegro一个功能，看看楼主能不能指出AD如何做出来.

我们IC原厂, 经常会碰到客户反馈问题，这个时候首 ...

没玩过这个……我会把整个发给客户

不过做起来也不复杂，按“S L"，出现一把切刀，你可以横着切、竖着切、斜着切……对你的这种要求，只需4刀，然后把中间挖出来的拷贝出来就可以了。这个功能很少用，变通一下也能实现，我觉得不能列入PK范围

听说过有摘录功能，可以把局部原理图和PCB布局布线另存为模块，不过没用过，有用过的朋友出来说说？

wycox · 发表于 2014-6-17 10:54:03

mhw 发表于 2014-6-17 09:46
这个只要花点功夫，什么软件都可以画出这种效果的，protel系列包括AD，是布线过程按“Shift+空格”切换走 ...

用"shift+空格"切换布线方式，这个我也一直在用的。但是任意角度走线下用弧线来过渡似乎软件不会直接处理得很平滑。
麻烦楼主再帮看下我贴的无基酸的PCB截图，我觉得细节上不是简单用"shift+空格"切换任意角度和弧线过渡能做到的，也许还是靠细心调整的问题？
谢谢！

youmu · 发表于 2014-6-17 10:56:56

orcad可以像excel一样编辑属性，这点我比较喜欢

xieguangye · 发表于 2014-6-17 11:18:59

来个ORCAD的层次图，可以像超级链接一样进入分原理图attach://199464.jpgattach://199464.jpg

mhw · 发表于 2014-6-17 11:26:43

wycox 发表于 2014-6-17 10:54
用"shift+空格"切换布线方式，这个我也一直在用的。但是任意角度走线下用弧线来过渡似乎软件不会直接处理 ...

就是这样走出来的……你可以试一下……把栅格设为1mil就很平滑了……

不过没有什么必要，我觉得还是45度最好，因为整齐，尤其是需要补泪滴的时候。
如果你的板子工作频率1G以下，走直角都不会对信号有任何可见性的影响

mhw · 发表于 2014-6-17 11:30:33

xieguangye 发表于 2014-6-17 11:18
来个ORCAD的层次图，可以像超级链接一样进入分原理图attach://199464.jpgattach://199464.jpg ...

基本功能ORCAD和protel2.5/99都一样的，都可以通过端口号来遨游
AD是多了个线束，可以把同组不同名字的网络标号、总线、甚至其它线束都打包，领先了很多年；
前面有网友提到新板的ORCAD也出了个net group，山寨AD的线束，你可以关注一下，有了这个，层次图逻辑结构就更清晰了

mhw · 发表于 2014-6-17 11:35:05

youmu 发表于 2014-6-17 10:56
orcad可以像excel一样编辑属性，这点我比较喜欢

用习惯顺手就好。
我更喜欢像AD那样，先右键点击某元件、线条、网络标号……通过筛选条件选中目标，然后先仔细检查有没有多的或者遗漏，再逐项批量修改……
这个用的少，做一个项目可能就用几次，所以还是繁琐点更安全。

dr2001 · 发表于 2014-6-17 11:55:38

本帖最后由 dr2001 于 2014-6-17 12:05 编辑

mhw 发表于 2014-6-15 12:38
1. 自动命名对快速成板式非常有帮组的。尤其是原理图人员和 layout分开的人。——————前面提到了这 ...

如果没有完美主义倾向，AD的敷铜还是可以凑合的；如果要修细节，那简直就是没办法用。
至少在AD10前后，敷铜不能动态，必须一次一次重新铺。面积大，细节多的时候就是慢的要死。

死铜在AD里边只能用Polygen Keepout搞掉，敷铜最后阶段修的时候。。。哈哈。
当然，这些可以用规则避免，但是设定这些规则可能影响别的地方，并且对引脚命名什么的都可能有别的要求。

你没发现是因为应用的场景不同，或者设置的敷铜隔离距离大或者其它；但是请不要随便说可以轻松解决。

AD功能上丰富，大体上用起来更人性化，但是功能的细节上确实不到位。

老版本的几个例子，不知道新的AD解决没有：
1、如果多通道带总线，这个正常吧，一个并行AD带N个通道；然后两个AD总成一个大通道；两个通道分别挂在FPGA上。
这显然是多通道设计应该能搞定的，但实际上，不妨可以试试看。不知道新版本如何，老版本很快就糊涂了。
对网标的命名算法还是有不低的要求的。

2、AD使用唯一ID和器件标号同时同步PCB和原理图。但是器件标号占先。但复制粘贴器件的时候，唯一ID是不一定重新生成的。。。
一旦混乱了就是各种乱。

3、之前有人说过了，一个器件有很多Part，这个层次图常用；如果有很多这种器件的话……自动命名。。。。哈哈。

4、差分布线，我要求差分线对的中心线在网格上，不是某一条线的中心在网格上，嗯，至少我不知道AD怎么搞。

没有专利限制的话，软件功能大体上是趋同的，但是细节上用起来手感不一样；干活儿有时候就是部分细节决定选择。
AD界面和观感会更美观一些，也更现代；但是，这对在服务器上远程跑布局布线的，AD就只能呵呵了；对于大公司，不同工程师决定不同部分的时候，AD有时候给布线人员的自由度过高了。

dr2001 · 发表于 2014-6-17 12:02:11

wycox 发表于 2014-6-17 08:09
真是一个高手集中的帖子啊，赶紧来问一个问题。
无基酸大侠画的一个FPGA板子，飘逸的布线让人仰慕不已。其 ...

我问过，印象中的答案是基于艺术家美感的纯手绘，没有附加工具支持，时间磨出来的。

youmu · 发表于 2014-6-17 12:51:51

mhw 发表于 2014-6-17 11:35
用习惯顺手就好。
我更喜欢像AD那样，先右键点击某元件、线条、网络标号……通过筛选条件选中目标，然后 ...

那这都是个人偏爱了，AD orcad PADS我都用过，更有所长，和谁谁谁弱爆了没有什么，

wycox · 发表于 2014-6-17 12:56:07

dr2001 发表于 2014-6-17 12:02
我问过，印象中的答案是基于艺术家美感的纯手绘，没有附加工具支持，时间磨出来的。 ...

//握爪

当初有印象无基酸大侠是在很短时间内完成那块FPGA板子的布线的，真是牛人啊。

qwerttt · 发表于 2014-6-17 13:02:42

吐槽三个AD问题

1、AD的绕线方式少

2、绕线方式中，竟然没有单边摆出的。(此问题已反馈到原厂，不知设计AD的老外怎么想的)

3、画PCB，设定net组(网络组，差分组等)
原理图有改动，更新PCB后，net组竟然没了，又要重新归类fuck

mhw · 发表于 2014-6-17 13:07:48

dr2001 发表于 2014-6-17 11:55
如果没有完美主义倾向，AD的敷铜还是可以凑合的；如果要修细节，那简直就是没办法用。
至少在AD10前后， ...

如果没有完美主义倾向，AD的敷铜还是可以凑合的；如果要修细节，那简直就是没办法用。
至少在AD10前后，敷铜不能动态，必须一次一次重新铺。面积大，细节多的时候就是慢的要死。
死铜在AD里边只能用Polygen Keepout搞掉，敷铜最后阶段修的时候。。。哈哈。
当然，这些可以用规则避免，但是设定这些规则可能影响别的地方，并且对引脚命名什么的都可能有别的要求。
你没发现是因为应用的场景不同，或者设置的敷铜隔离距离大或者其它；但是请不要随便说可以轻松解决。
——————你如果有习惯看帮助，或者搜索一下，会发现在edit菜单下能找到编辑已有敷铜的选项。我用过几次，它的多边形实心敷铜可以随便编辑，方的都能给你拉成圆形，只要你有耐心

AD功能上丰富，大体上用起来更人性化，但是功能的细节上确实不到位。

老版本的几个例子，不知道新的AD解决没有：
1、如果多通道带总线，这个正常吧，一个并行AD带N个通道；然后两个AD总成一个大通道；两个通道分别挂在FPGA上。
这显然是多通道设计应该能搞定的，但实际上，不妨可以试试看。不知道新版本如何，老版本很快就糊涂了。
对网标的命名算法还是有不低的要求的。
——————建议你多看看帮助，或者把工程文件发上来（删掉多余的）……再强的功能也得遵循规则才行

2、AD使用唯一ID和器件标号同时同步PCB和原理图。但是器件标号占先。但复制粘贴器件的时候，唯一ID是不一定重新生成的。。。
一旦混乱了就是各种乱。
——————你估计从来都是手比眼睛快，不看警告框就强行下一步

……仔细看一下那个警告框，如果看不懂就搜索一下，然后你就发现这个功能是在太爽了……我转换过很多厂家的评估版，元件多的超过1600，ORCAD的原理图+pads或者cadence的PCB，点点鼠标就完全对应上了，AD的UUID真不是一般的强悍

3、之前有人说过了，一个器件有很多Part，这个层次图常用；如果有很多这种器件的话……自动命名。。。。哈哈。
——————你可能还不知道有个很神奇的“Lock”选项……就算不知道，你如果使用层次图，就应该先顶层设计，就会避免把一个运放都要拆成2边放到不同的子图里，有些太大的东西如果避免不了，如几百条腿的FPGA，手工命名一下都不会费时

4、差分布线，我要求差分线对的中心线在网格上，不是某一条线的中心在网格上，嗯，至少我不知道AD怎么搞。
——————如果实在有这个嗜好，你可以把网格先设大再设小……不过新问题来了，你的差分线如果要绕蛇形或者走45度拐角呢，你怎么克服这个痛苦……

没有专利限制的话，软件功能大体上是趋同的，但是细节上用起来手感不一样；干活儿有时候就是部分细节决定选择。
AD界面和观感会更美观一些，也更现代；但是，这对在服务器上远程跑布局布线的，AD就只能呵呵了；对于大公司，不同工程师决定不同部分的时候，AD有时候给布线人员的自由度过高了。
——————AD可以一堆人同时搞一张原理图，另一堆人同时画一张PCB，但你用盗版还想请人来搭环境搞培训，难度极大……

llz · 发表于 2014-6-17 13:12:40

楼主画的图真是赏心悦目啊！
顺带问个问题：用层次图的话，我最喜欢的操作“Alt然后点网络”还能用么？

mhw · 发表于 2014-6-17 13:20:31

qwerttt 发表于 2014-6-17 13:02
吐槽三个AD问题

1、AD的绕线方式少

吐槽三个AD问题

1、AD的绕线方式少

还需要哪些方式？我怎么感觉足够了……声明我做板只会手工布线，因为我知道每根线的特性以及要怎么走
AD称这个为交互式布线，绕线过程你随时可以通过快捷键加减振幅、修改间距、弧线半径……我一般喜欢把弧线半径缩到最小，也就是矩形了，这个在几G以内的频率都无所谓，并且绕线效率是最高的

2、绕线方式中，竟然没有单边摆出的。(此问题已反馈到原厂，不知设计AD的老外怎么想的)

单边摆出是什么意思？我猜测一下就是蛇形线只从某一边震荡？如果是这样，很轻松。
需要等长的先先布宽松点，找到最长的那根，最好先想办法把它长度尽量缩短，然后把最近的线先推挤近一些，一拉就是“单边摆出”了……实际上从原理角度，双边摆出走像正弦波一样摆是最好的。

3、画PCB，设定net组(网络组，差分组等)
原理图有改动，更新PCB后，net组竟然没了，又要重新归类fuck

你这是典型的麻烦制造者（两边不同步）……你应该在原理图里把这组网络框住，添加一个总线标记，告诉系统我这有一组信号，你导到PCB里有记得把他们单独加到一个组里面……然后PCB里就可以放心的画了。永远要记住设计的源头是原理图，PCB/BOM需要改动，都要从原理图改起，保证这三者是同步的。

mhw · 发表于 2014-6-17 13:23:17

dr2001 发表于 2014-6-17 12:02
我问过，印象中的答案是基于艺术家美感的纯手绘，没有附加工具支持，时间磨出来的。 ...

她说没有附加工具，就是用圆弧线模式走出来的，你实际试一下就知道了……圆弧是可以通过鼠标滑动来选择半径和起始角度的
从那个截图里可以看出，圆弧之间的直线上面都有网络标号的。

mhw · 发表于 2014-6-17 13:29:28

llz 发表于 2014-6-17 13:12
楼主画的图真是赏心悦目啊！
顺带问个问题：用层次图的话，我最喜欢的操作“Alt然后点网络”还能用么？ ...

当然还在……这个应该用得很少吧
用了层次图，如果一张图还是很巨大就没有意义了

rantingting · 发表于 2014-6-17 13:40:36

且不说那个软件好坏了，起码碰到了个认真设计的同学，楼主贵在精神，对待原理图的那种精神，现在大家都是急急躁躁的干活，没有心思搞什么原理图，什么层次，结构，当然也不排除很多人自己头脑中根本就没有任何构思，只是复制重组而已。前面搞越认真透彻，思路理的越清晰，后面才会事半功倍，而且准确率很高，想在技术上有所突破做的更完美的同学，这一点是很重要的，切记切记切记浮躁……

sanger · 发表于 2014-6-17 13:48:09

mhw 发表于 2014-6-17 13:29
当然还在……这个应该用得很少吧
用了层次图，如果一张图还是很巨大就没有意义了 ...

问个一直困扰我的AD问题：

我做一个PCB封装，在一个焊盘上放置小焊盘，制作好的封装在使用时会报短路

还有，我想做一个封装，有两个pad，但这两个pad在做封装时故意靠得很近或者短路，怎么才能让AD不再报错

再一个，我想把一个电路模块做成封装，如无线通讯模块的PCB做成一个封装，这部分不允许改动，使用时发现AD没把它当成一个整体，模块上的走线还能拖动，应该怎么做呢

期待楼主出点AD的使用技巧和教程

kisscontrol · 发表于 2014-6-17 13:57:38

一口气看完了，学到不少，对布板很有帮助！

cyberjok · 发表于 2014-6-17 13:59:17

altium 在国内不知道卖出多少份，可以肯定的是国内用户还是挺多的，。。。AD的稳定性比较差，经常出现莫名奇妙的BUG，有人说它先天性不足，是因为用DELPHI做为开发语言，而DELPHI，卖来卖去，发展也不够好。。。

http://techdocs.altium.com/displ ... signer+Version+14.3

14.3.09 - 14.3.11 才几天。不过有人升级算是有好处。。。

dr2001 · 发表于 2014-6-17 14:05:23

本帖最后由 dr2001 于 2014-6-17 14:13 编辑

mhw 发表于 2014-6-17 13:07
如果没有完美主义倾向，AD的敷铜还是可以凑合的；如果要修细节，那简直就是没办法用。
至少在AD10前后， ...

对于你的第一个回答：

不妨考虑这个场景：双面，敷铜为了做完整地平面。
1、敷铜完毕，某个贴片电阻两个焊盘中间有一根线，由于设置的隔离间距小，中间可能会存在很细的一小块没有存在价值敷铜需要去除。而且，板卡上这种情况不止一处，有不少。但是，为了保证地互联关系，隔离距离无法加大，否则需要画超多Fill才能保证地联通。
2、发现某个过孔的位置不够合理，影响了地平面，目测可以通过移动过孔的位置改善地平面完整性。
如果非要搞定这个问题，你会发现，可选的方案非常有限，最终往往是敷铜完毕手工修订，手工加Keepout修正最节约时间。

此时，遇到的问题多数不是你说的调整敷铜边缘矢量或者Keepout矢量就能解决的。基本都是操作修正（甚至Shelve敷铜之后修正）-重新敷铜-再修正的过程。这时候，敷铜的速度以及DRC的效率等等对操作手感而言非常关键。
如果你有好的解决办法最好，但我估计AD目前很难提供类似的功能。也许你画多层板多，很少有类似的需求而已，但是，这并不等于说AD在这方面就完美了。

“建议你多看看帮助，或者把工程文件发上来（删掉多余的）……再强的功能也得遵循规则才行”
我说的很清楚了，自己试试就知道。
1、AIN接口接一个电阻，这算一个模拟输入通道。
2、8个模拟输入通道在另一张图上和一个ADC组合，变成一个ADC通道，ADC是4个控制线，一个数据总线。
3、两个ADC通道合并成一个ADC组，共享数据总线。等于两个ADC挂在一个总线上。
4、两个ADC组使用不同的两组总线挂在FPGA上。
就是这四张图。当年的AD直接就跪了，对于总线的层次设计的网络命名没办法支持。必须把总线拆开才行。

“你估计从来都是手比眼睛快，不看警告框就强行下一步……“
没遇到就说没遇到。
UUID固然在很多情况下有好处，但是细节上的处理依然重要，否则遇到小概率Case就跪。问题在于，软件开发商不能说用户你这么用不对。

”你可能还不知道有个很神奇的“Lock”选项……“
你看，你最后回到了手工命名。说明什么？功能有，细节不到位。

”如果实在有这个嗜好，你可以把网格先设大再设小……不过新问题来了，你的差分线如果要绕蛇形或者走45度拐角呢，你怎么克服这个痛苦…… “
没有解决方案就大方承认没有。
差分引导线在差分对同时走线的过程中，走在差分对的一根的中心上还是差分对的中间是没区别的，完全不影响；走在一边线的中间绕45度的时候还不对称呢，要是手工绕都绕不齐，一点都没有差分对的美感。
当然，你肯定会说，啊，绕蛇形应该自动啦。到时候调绕的步长又是一档子事儿呗。

你需要注意到我回文的内容一直是说，功能有，细节不到位。软件除非有Killer功能，否则，人家为啥选你？HMI固然是一方面，但特定情况下的效率和顺手与否往往也是很重要的。
在时间紧，任务中的情况下，顺手、方便与否和效率反而可能占优；毕竟好看与否是可以适应的，搞不定工程是要加班的。

越发觉得像AD的推广了。。。别人需要的附加功能是不必要的；别人认为需要改善的地方是理解不对，文档没看。。。总之别人说AD不好就不行。。。
建议态度中立一些。

Mad99cat · 发表于 2014-6-17 14:07:10

看到22楼看不下去了。说句公道话，AD想要跟cadence比还差得远呢。我是从AD转cadence呢。至于原理图层次化，orcad甩AD几条街。再说PCB，AD就是玩具级别。你用AD搞个二十层板试试，不卡死也看晕你了，PCB allegro甩AD几十条街了。AD试用于学生和相对简单的设计。复杂设计还是上cadence吧。

说句实话，看了你引用的原帖，感觉那个帖子作者真心不怎么会cadence。

dr2001 · 发表于 2014-6-17 14:09:09

sanger 发表于 2014-6-17 13:48
问个一直困扰我的AD问题：

我做一个PCB封装，在一个焊盘上放置小焊盘，制作好的封装在使用时会报短路

第一个，印象中，物理相连的焊盘的Designator给同样的ID就行了。试试看。

第二个，这是DRC的问题，你需要在Rules里针对这个封装设定一个独特的Rules，否则画完ERC的时候照样会报错，除非一个Net的。

第三个，早期AD似乎不支持PCB模块的概念；抱歉无解。新的版本或许支持了，印象中AD12里还没有？

bluestone2012 · 发表于 2014-6-17 14:12:18

mhw 发表于 2014-6-14 21:50
我发现很多人都轻视原理图重视PCB……可能他们都觉得原理图能看明白就可以了，PCB更重要
我是恰恰相反，每 ...

很喜欢这种AD高端应用，不知道楼主是否有相关的书籍，AD高级应用的，现在市场上的千篇一律，都是基本应用

qwerttt · 发表于 2014-6-17 14:13:24

mhw 发表于 2014-6-17 13:20
还需要哪些方式？我怎么感觉足够了……声明我做板只会手工布线，因为我知道每根线的特性以及要怎么走
AD ...

1、可能你觉得够了
   缺少sawtooth，当然这个和cadence对比，因为这种绕线方式有他的好处

3、我在PCB界面Design--->Classes 归类网络，需要等长的net归为一组
   在原理图怎样归类
   请指教

sanger · 发表于 2014-6-17 14:14:19

dr2001 发表于 2014-6-17 14:09
第一个，印象中，物理相连的焊盘的Designator给同样的ID就行了。试试看。

第二个，这是DRC的问题，你需 ...

我就是把几个焊盘就设置成相同序号了，还是报错

布PCB时单独对它设置规则太麻烦，治标不治本

dr2001 · 发表于 2014-6-17 14:16:00

qwerttt 发表于 2014-6-17 14:13
1、可能你觉得够了
缺少sawtooth，当然这个和cadence对比，因为这种绕线方式有他的好处

“3”可以放那个Rules的标识，然后把约束写进去。也就是说，PCB界面Rules里的约束，基本上都是可以从SCH页面施加的。

dr2001 · 发表于 2014-6-17 14:17:21

sanger 发表于 2014-6-17 14:14
我就是把几个焊盘就设置成相同序号了，还是报错

布PCB时单独对它设置规则太麻烦，治标不治本 ...

估计还是规则的问题。。。
AD没有提供针对特定情形忽略规则的功能，所以……可能就没救了。

sanger · 发表于 2014-6-17 14:23:40

你看：第三个图是PCB封装，可以看到我已经设置焊盘ID为同一个，但在PCB中报短路

sanger · 发表于 2014-6-17 14:26:17

还有我想画个半图的焊盘做封装，常规方法没法画，只好用圆弧和线段拼起来，到PCB中用一样报短路错误

dr2001 · 发表于 2014-6-17 14:33:01

sanger 发表于 2014-6-17 14:23
你看：第三个图是PCB封装，可以看到我已经设置焊盘ID为同一个，但在PCB中报短路 ...

有报错了，看看DRC错是什么？
除非新版AD提供了相关机制，否则估计难解。

xjavr · 发表于 2014-6-17 14:39:03

现在楼主已经把它当神器了，别人说什么有什么重要？
你们说的ALLEGRO有的功能，神器没有，都可以用变通的方法实现，哈哈。

我只想说，自己用的开心就好。

sanger · 发表于 2014-6-17 14:45:17

dr2001 发表于 2014-6-17 14:33
有报错了，看看DRC错是什么？
除非新版AD提供了相关机制，否则估计难解。 ...

上面的第一个图已显示短路错误，DRC也是报短路

dr2001 · 发表于 2014-6-17 14:59:14

sanger 发表于 2014-6-17 14:45
上面的第一个图已显示短路错误，DRC也是报短路

呃……这个啊，你把所有的PAD都给个有效的网络名称，比如GND，就好了。

AD印象中，没有连到有效Net的，都连到No Net；但No Net不是一个可互联的网络（A连到No Net，和B连到的No Net，不是一个No Net。。。）。所以就导致报短路了。

mhw · 发表于 2014-6-17 15:35:05

sanger 发表于 2014-6-17 13:48
问个一直困扰我的AD问题：

我做一个PCB封装，在一个焊盘上放置小焊盘，制作好的封装在使用时会报短路

问个一直困扰我的AD问题：

我做一个PCB封装，在一个焊盘上放置小焊盘，制作好的封装在使用时会报短路
——————典型如安装孔，中间一个打孔，周围一圈小孔。正常做法是中间命名为0，周围命名为1、2、3……原理图元件库里也同样命名，原理图里把他们都接一起，就肯定没问题了。

还有，我想做一个封装，有两个pad，但这两个pad在做封装时故意靠得很近或者短路，怎么才能让AD不再报错
——————同上。如果物理上不能短路，就添加一条规则，把这个封装的安全间距改到足够小
再一个，我想把一个电路模块做成封装，如无线通讯模块的PCB做成一个封装，这部分不允许改动，使用时发现AD没把它当成一个整体，模块上的走线还能拖动，应该怎么做呢
——————做成封装是动不了的，除非你没有把这个封装的线条锁定……你查看一下就知道了
期待楼主出点AD的使用技巧和教程
——————软件的帮助和维基百科是最全面的

mhw · 发表于 2014-6-17 15:37:42

Mad99cat 发表于 2014-6-17 14:07
看到22楼看不下去了。说句公道话，AD想要跟cadence比还差得远呢。我是从AD转cadence呢。至于原理图层次化， ...

你这种没有具体对比内容只有口号的，只能一笑置之了……

mhw · 发表于 2014-6-17 15:38:25

bluestone2012 发表于 2014-6-17 14:12
很喜欢这种AD高端应用，不知道楼主是否有相关的书籍，AD高级应用的，现在市场上的千篇一律，都是基本应用 ...

自带的帮助和维基百科吧

mhw · 发表于 2014-6-17 15:43:59

qwerttt 发表于 2014-6-17 14:13
1、可能你觉得够了
缺少sawtooth，当然这个和cadence对比，因为这种绕线方式有他的好处

搜了一下“sawtooth”，你是说锯齿形绕线？没想明白哪些地方需要这么用，好像锐角线哪本书都不会推荐的

原理图网络组归类如下图所示：

只要把需要归类的网络用那个框罩住就行了

mhw · 发表于 2014-6-17 15:51:58

sanger 发表于 2014-6-17 14:45
上面的第一个图已显示短路错误，DRC也是报短路

找了一下以前做过的：
原理图里我是简单把9个引脚都叠在一起了，所以你只看到一个引脚，并且上面有节点

mhw · 发表于 2014-6-17 15:55:21

xjavr 发表于 2014-6-17 14:39
现在楼主已经把它当神器了，别人说什么有什么重要？
你们说的ALLEGRO有的功能，神器没有，都可以用变通的方 ...

你如果从头看到尾就不会说这种风凉话了……（留意2楼）
我是有意把这个打造成经典帖的，要是用这种方式“强贴留名”，估计以后你会觉得尴尬……

mhw · 发表于 2014-6-17 16:22:31

dr2001 发表于 2014-6-17 14:05
对于你的第一个回答：

不妨考虑这个场景：双面，敷铜为了做完整地平面。

对于你的第一个回答：

不妨考虑这个场景：双面，敷铜为了做完整地平面。
1、敷铜完毕，某个贴片电阻两个焊盘中间有一根线，由于设置的隔离间距小，中间可能会存在很细的一小块没有存在价值敷铜需要去除。而且，板卡上这种情况不止一处，有不少。但是，为了保证地互联关系，隔离距离无法加大，否则需要画超多Fill才能保证地联通。
——————这个跟软件无关的，我不清楚在其他软件里怎么做，只知道转换其他大公司的PCB（基本就pads和allegro这两种）时，发现他们每个封装都有七八个层以上，甚至有一个huawei的有12个层……他们共同特点都是专门在这种小封装贴片元件中间定义了keepout层方框，目的就是为了不铺铜到里面的——这点跟你画很多Fill是一样的
2、发现某个过孔的位置不够合理，影响了地平面，目测可以通过移动过孔的位置改善地平面完整性。
如果非要搞定这个问题，你会发现，可选的方案非常有限，最终往往是敷铜完毕手工修订，手工加Keepout修正最节约时间。
——————不太清楚你这个问题表达了什么……敷铜上的过孔是随时可以删掉/添加的，甚至其他网络的线也可以随便在敷铜上动态的走……直到最后点击菜单重新铺一下“所有铺铜”也就一两秒钟的事情……protel99以前由于专利的问题只支持用线条堆积敷铜，多了是会慢，AD里用实心铜还没发现过问题
此时，遇到的问题多数不是你说的调整敷铜边缘矢量或者Keepout矢量就能解决的。基本都是操作修正（甚至Shelve敷铜之后修正）-重新敷铜-再修正的过程。这时候，敷铜的速度以及DRC的效率等等对操作手感而言非常关键。
如果你有好的解决办法最好，但我估计AD目前很难提供类似的功能。也许你画多层板多，很少有类似的需求而已，但是，这并不等于说AD在这方面就完美了。

“建议你多看看帮助，或者把工程文件发上来（删掉多余的）……再强的功能也得遵循规则才行”
我说的很清楚了，自己试试就知道。
1、AIN接口接一个电阻，这算一个模拟输入通道。
2、8个模拟输入通道在另一张图上和一个ADC组合，变成一个ADC通道，ADC是4个控制线，一个数据总线。
3、两个ADC通道合并成一个ADC组，共享数据总线。等于两个ADC挂在一个总线上。
4、两个ADC组使用不同的两组总线挂在FPGA上。
就是这四张图。当年的AD直接就跪了，对于总线的层次设计的网络命名没办法支持。必须把总线拆开才行。
——————实际上多通道我少用，仅仅是因为它命名元件需要自动添加前缀或后缀令我觉得版面不好看（阵列粘贴一下其实也不费事）……你说的命名都是在工程选项里配置的，如果有工程倒是可以验证一下，自己重新去画一个浪费时间就太多了

“你估计从来都是手比眼睛快，不看警告框就强行下一步……“
没遇到就说没遇到。
UUID固然在很多情况下有好处，但是细节上的处理依然重要，否则遇到小概率Case就跪。问题在于，软件开发商不能说用户你这么用不对。
——————如果文件来源复杂，理论上UUID是有可能重复的，我转换其他厂家的评估版就不止碰到一次。他们给的图起码是可以保证原理图标号跟PCB一致。所以第一步就要在PCB里关联UUID，软件会优先根据元件标号了匹配UUID的，点一下鼠标就搞定了，然后从原理图更新一次PCB，如果封装没问题就基本完成了。有不少ORCAD原理图是没有封装的（设计者只出一个网表给layout的）这时候体力活多一点需要一个个加。如果从原理图更新PCB发现UUID有重复的，只需在原理图菜单里reset一次所有UUID就搞定了

”你可能还不知道有个很神奇的“Lock”选项……“
你看，你最后回到了手工命名。说明什么？功能有，细节不到位。
——————仔细看清楚，是你自己没Lock……我是没这个烦恼的

”如果实在有这个嗜好，你可以把网格先设大再设小……不过新问题来了，你的差分线如果要绕蛇形或者走45度拐角呢，你怎么克服这个痛苦…… “
没有解决方案就大方承认没有。
差分引导线在差分对同时走线的过程中，走在差分对的一根的中心上还是差分对的中间是没区别的，完全不影响；走在一边线的中间绕45度的时候还不对称呢，要是手工绕都绕不齐，一点都没有差分对的美感。
当然，你肯定会说，啊，绕蛇形应该自动啦。到时候调绕的步长又是一档子事儿呗。
——————没看明白你想说啥……你看我后半句话，我想任何软件不可能有你说的那个功能（就是绕线和45度拐角还能让中线落在网格上）

你需要注意到我回文的内容一直是说，功能有，细节不到位。软件除非有Killer功能，否则，人家为啥选你？HMI固然是一方面，但特定情况下的效率和顺手与否往往也是很重要的。
在时间紧，任务中的情况下，顺手、方便与否和效率反而可能占优；毕竟好看与否是可以适应的，搞不定工程是要加班的。

越发觉得像AD的推广了。。。别人需要的附加功能是不必要的；别人认为需要改善的地方是理解不对，文档没看。。。总之别人说AD不好就不行。。。
建议态度中立一些。
——————只能说他们请不起……

现实中我发现国内protel系列用户数量是最大的，其他的加起来都不够它一个零头吧，但很多人懵懂无知，被别人一些高端大气上档次的词一忽悠就不敢说话了，似乎用这个也有罪一样，跟客户交流时（前面提到多次）也会被他们鄙视，我于是就用事实来反鄙视他们，还都成功了……感觉到很有意思，所以发表这个帖子，鼓励一下diao丝们理直气壮的用，暂时用不到这么高端的功能（全国几百万个电子公司，小型的还是占了绝大部分，决定了他们没太多机会拿高端的项目练手），不代表以后换工作用不到

xjavr · 发表于 2014-6-17 16:28:38

mhw 发表于 2014-6-17 15:55
你如果从头看到尾就不会说这种风凉话了……（留意2楼）
我是有意把这个打造成经典帖的，要是用这种方式“ ...

首先，我不是风凉话，你的经验可以让很多用AD的人受教和受用，这点是值得表扬的。

但是我要说的还是那句，谁爱用那软件用那个软件，我相信自己熟悉的才是最强悍的，自己用的开心，自然效率就高。

之前我也是用protel99se的，后来我转allegro。

其原因有以下几点，我很少用AD,我不知道能不能实现
1.修改铜皮，不用重新布线，比如调整边缘，挖空，动态修改线，不用删除铜皮，它会自动避让，就这点，可以省下不少时间。
2.PCB模块的复用，这点更是节省大量的时间
3.团队合作分区布线，这个不用我多说吧，几个人同时，时间上要快许多。

mhw · 发表于 2014-6-17 16:42:51

xjavr 发表于 2014-6-17 16:28
首先，我不是风凉话，你的经验可以让很多用AD的人受教和受用，这点是值得表扬的。

但是我要说的还是那句 ...

其原因有以下几点，我很少用AD,我不知道能不能实现
1.修改铜皮，不用重新布线，比如调整边缘，挖空，动态修改线，不用删除铜皮，它会自动避让，就这点，可以省下不少时间。

你说的“重新布线”是指先删除铜皮，再重新画一个铜皮？那应该是protel99前的老黄历了……AD有命令让铜皮进入自由编辑状态，因为它是多边形，所有棱角和中点都是可以随便拉伸、合并、新建的，拖拖拉拉就搞好了，而且默认在线DRC会忽略铜皮的，也就是可以在上面自由走线而不报错（但不会自动避让），最后阶段发个命令把所有敷铜重新铺一下就好了
从这点可以看出你没搞过复杂的板子……复杂点的都是多层板，有专门的地层和电源层，就近打个过孔下去就搞定了，极少会用到敷铜的

2.PCB模块的复用，这点更是节省大量的时间

搜一下“多通道”，前面也有不少回帖描述了

3.团队合作分区布线，这个不用我多说吧，几个人同时，时间上要快许多。

从AD的宣传视频来看是很爽的，不过我没机会用过，没法过多描述。
如果有条件，还可以一个电脑接两个显示器，一个屏显示原理图，一个屏显示PCB……不过虽然炫，对我来说也没什么意义

dr2001 · 发表于 2014-6-17 16:58:14

本帖最后由 dr2001 于 2014-6-17 17:03 编辑

mhw 发表于 2014-6-17 16:42
你说的“重新布线”是指先删除铜皮，再重新画一个铜皮？那应该是protel99前的老黄历了……AD有命令让铜 ...

对于敷铜的动态调整，您强调的只有以下：
1、多层板，不需要，可忽略；2、可以调外框矢量，随便整外形；3、重新敷铜非常快。
对于用户需要调整布局、布线，要求随着调整，实时看到敷铜变化的结果的需求。。。恩，反正重新铺一下就完事儿了，反正很快，然后再改呗；无视别人提出的，实际遇到的敷铜速度慢的情况。

逻辑：目前AD的功能已经足够了，需要用到但目前功能不满足的，就是用户需求档次低；需求符合AD功能的是高档次的需求。

AD的多通道只是原理图层次的复用（Device Sheet莫非没用过？那么强调多通道……模块级复用可是应该用这个哦，亲）。
但多通道，对于所有通道而言，在布线时，首先要有一个通道完成了布局和布线，然后才能Channel间同步。
第一个通道布局布线结果的产生，只能依赖于复制器件定位信息（当然，AD复制坐标之类的能力还是强大的。。。但不解决根本问题），然后复制别处布好的线过来。

别的工具提供的解决方案类似于：1、多通道用原理图模块直接复用（类似Device Sheet）；2、PCB直接提供布线结果，多通道就是磊砖头，不用同步。

多屏；SCH，PCB一屏幕一个应该很早以前就是基本功能了，AD实现的比较晚一些。

这种讨论很快就水了。。。
实际上发掘AD提供的新的，独特的功能不是太容易。。。但把SCH画漂亮确实是AD的强项，HMI丰富多了。

sanger · 发表于 2014-6-17 17:13:15

mhw 发表于 2014-6-17 15:51
找了一下以前做过的：
原理图里我是简单把9个引脚都叠在一起了，所以你只看到一个引脚，并且上面有节点
...

这也是一个不错的办法，看来可以这样搞

xjavr · 发表于 2014-6-17 17:19:42

dr2001 发表于 2014-6-17 16:58
对于敷铜的动态调整，您强调的只有以下：
1、多层板，不需要，可忽略；2、可以调外框矢量，随便整外形；3 ...

你说的是事实。

事实上当我习惯了一个工具，再让我挖掘别工具的功能，我还真没兴趣。所以我一直说，自己用得爽才是真的爽。

再说一下，相同行业的的软件，功能大家可能都有，但是谁做得更好用，更专业那就另当别论了。

当然，如果你愿意熟悉，用得爽，用得快，也很可以，但是自己用得爽，就说别人用的软件弱爆了，那就不对了。

mhw · 发表于 2014-6-17 17:20:31

dr2001 发表于 2014-6-17 16:58
对于敷铜的动态调整，您强调的只有以下：
1、多层板，不需要，可忽略；2、可以调外框矢量，随便整外形；3 ...

对于用户需要调整布局、布线，要求随着调整，实时看到敷铜变化的结果的需求。。。恩，反正重新铺一下就完事儿了，反正很快，然后再改呗；无视别人提出的，实际遇到的敷铜速度慢的情况。

需要实时看到结果

……这个只能说青菜萝卜各有所爱了，前面还有人说看AD原理图那个界面时间长了无法忍受（对我来说就觉得这种淡黄色的界面很养眼，ORCAD那个默认白色背景伤眼）
说敷铜慢的绝对是他用了历史遗留下来的线条堆积的方案（其实那个也是有点小优点的，大面积板敷铜时可以自动实现开窗，避免低成本PCB贴片和过回流焊时铜皮冒泡）

逻辑就是：目前AD的功能已经足够了，需要用到但目前功能不满足的，就是用户需求档次低；需求符合AD功能的是高档次的需求。

这个只能说不小心让你不爽了……没办法你躺着都中枪……

别的客户也会用鄙视的眼神看我：这个板你们用protel能搞得定吗

AD的多通道只是原理图层次的复用（Device Sheet莫非没用过？那么强调多通道……模块级复用可是应该用这个哦，亲）。
但多通道，对于所有通道而言，在布线时，首先要有一个通道完成了布局和布线，然后才能Channel间同步。
第一个通道布局布线结果的产生，只能依赖于复制器件定位信息（当然，AD复制坐标之类的能力还是强大的。。。但不解决问题），然后复制别处布好的线过来。
别的工具提供的解决方案类似于：1、多通道用原理图模块直接复用（类似Device Sheet）；2、PCB直接提供布线结果，多通道就是磊砖头，不用同步。

建议你搜一下，或者看前面回帖……呵呵

多屏，SCH，PCB一屏幕一个多少年前就是基本功能了，大锅。。。AD很晚才支持的。

你有兴趣去搜一下就知道出现的先后顺序了……不过我是没兴趣的，因为坚持层次化模块化设计，从没有过这种需求。

mhw · 发表于 2014-6-17 17:23:19

翻页的机会留给我……

mhw · 发表于 2014-6-17 17:24:16

sanger 发表于 2014-6-17 17:13
这也是一个不错的办法，看来可以这样搞

能帮到一个，我做的就有意义了。

xjavr · 发表于 2014-6-17 17:29:52

mhw 发表于 2014-6-17 16:42
你说的“重新布线”是指先删除铜皮，再重新画一个铜皮？那应该是protel99前的老黄历了……AD有命令让铜 ...

你说的我没布过复杂的板，我同意，但是你说的复杂是多复杂？我只搞过6层板，电源和地层也有，但是其他层也会有铺铜的需要。比如DCDC部分，比如大电流部分，比如散热部分。

你说极少只是你自己认为的了。

Mad99cat · 发表于 2014-6-17 17:37:59

本帖最后由 Mad99cat 于 2014-6-17 17:39 编辑

mhw 发表于 2014-6-17 15:37
你这种没有具体对比内容只有口号的，只能一笑置之了……

楼主位你说的orcad全都能做到。AD的层次化原理图和ORCAD的层次化原理图我也全都再用，明显感觉orcad强。再说库管理，orcad的可以搭建本地数据库，对于大公司这点很重要。
简单说几天cadence的有点吧，allegro的GRE布线功能。敷铜处理速度比ad快得多。ADF中敷铜都是当作线的集合去处理，跟allegro差远了。ad中异形焊盘没有allegro强大，借助flash allegro可以做你想要的任意形状的焊盘，并且都可以自定义热风连接。allegro的约束管理器比ad的规则设置强大太多，ad好多规则设置需要用户自定义，而且好多想要的规则即使自定义都满足不了。allegro的层叠设置阻抗计算信号仿真都比AD强。
最后，用事实说话，目前10层板以上大都用allegro设计。你试着画一个20层板试试，allegro比ad强太多。
从DXP到ad2009，用了这么多年AD，自觉对AD还算熟悉，cadence我用了没几年不敢说熟悉都觉得已经比AD强大太多了。如果你觉得AD强，那只能说你还没学会cadence。

ak4s7 · 发表于 2014-6-17 18:19:50

楼主呀，布个这么简单的板吹得满地都是口水。等你都熟练了你会发现AD是个傻瓜相机，Cadence是个专业相机

正确使用层次图，你会发现ORCAD/PADS/CADENCE跟AD比都弱爆了

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源