请教，verlog 怎么在always里面判断寄存器或者引脚电平变.....

sohappyoh · 发表于 2016-1-20 08:38:18

verlog 怎么在always里面判断寄存器或者引脚电平变化！

辰星和月 · 发表于 2016-1-20 09:17:14

把你想检测的信号放到敏感变量里面。话说你不先查查语法书么？

sohappyoh · 发表于 2016-1-20 09:19:12

辰星和月发表于 2016-1-20 09:17
把你想检测的信号放到敏感变量里面。话说你不先查查语法书么？

我现在是直接用寄存器比较，不过感觉不太好，所以想请教有没有更科学的方法

jm2011 · 发表于 2016-1-20 14:09:36

在论坛里面搜一下吧。我记的这个问题出现好几遍了；

思路就是跳变一次产生一个时钟的脉冲哈，然后判断这个脉冲；

随便找本书里面都会讲的，基本功哈；

孙风雷 · 发表于 2016-1-20 16:59:59

always @(posedge clk)
begin
reg1 <= pin_in;
reg2 <= reg1;
end

assign pin_rise = reg1 & ~reg2;
assign pin_fall = reg2 & ~reg1;

回眸的兔子 · 发表于 2016-1-26 11:25:24

五楼的方法是最靠谱的，把检测的信号放在always敏感变量里面会受到各种噪声毛刺的影响

阿莫论坛20周年了！感谢大家的支持与爱护！！