fpga的除法ip问题

junzimengyou · 发表于 2016-5-3 21:59:38

最近在做步进电机驱动，输入时钟50M，要求输出nHz，n为1k~100k之间的任意值，假设分频系数m，显然m=50,000,000/n，那么问题来了，在fpga中如何在一个clk内完成除法运算？

FPGA_WALKER · 发表于 2016-5-3 22:16:38

在一个CLK内完成除法，只能用纯组合逻辑实现。

yerrmin · 发表于 2016-5-3 22:27:53

用DDS，假设32位的，x=n*(2^32)/50M

huke08@126.com · 发表于 2016-5-4 00:17:52

有空间为什么不做个查找表

linjpxt · 发表于 2016-5-4 00:30:39

换种想法，除以2的k次方，比如65536再乘以N，m=fck*n/65536，这样不是更好实现

waliwali · 发表于 2016-5-4 06:09:26

应该是clk/m周期内完成分频就够了吧，没有必要一个clk完成

Fourier00 · 发表于 2016-5-7 17:12:18

yerrmin 发表于 2016-5-3 22:27
用DDS，假设32位的，x=n*(2^32)/50M

这个是正解

qq302011 · 发表于 2016-5-9 12:03:30

一个周期不行，只能使用流水线，相当于一个周期

qinxg · 发表于 2016-5-10 09:14:25

50,000,000 = m *n: FPGA里每个clk对m做累加运算, 直到和>50M. 则开始下一个周期. 我以前也是用除法, 太浪费资源了, 而且至少要30多个clk才能算完.

阿莫论坛20周年了！感谢大家的支持与爱护！！