光耦接收端偶然不正常导通，重启恢复

VECCDS · 发表于 2019-9-4 11:38:55

在一批当中，发现有几个光耦在使用过程中偶然发生不导通的情况。

光耦输入无PWM，高低电平开关周期：2s。

不正常工作时，测得前端CON—IO有正常的控制信号，但是VB端一直是高电平。

将光耦重新上电，光耦能恢复正常工作，但隔一段时间后接收端又不导通。

以下是电路图，请问是什么原因导致的？Ic电流太小吗？

阿豪博士 · 发表于 2019-9-4 17:29:57

去掉R99,R98适当减小。

VECCDS · 发表于 2019-9-4 18:03:49

阿豪博士发表于 2019-9-4 17:29
去掉R99,R98适当减小。

请问R99为什么要去掉呀，如果光耦接收端的Ic太小，会导致什么问题？

a136498491 · 发表于 2019-9-4 18:14:30

要不换个光耦试试

nibia · 发表于 2019-9-5 07:58:59

47k没必要那么大，r99也没啥用，要么光耦问题，

.titrwh · 发表于 2019-9-5 08:05:27

会不会程序问题单片机引脚一直高，复位就正常了，MCU拆掉测试

VECCDS · 发表于 2019-9-5 09:10:18

.titrwh 发表于 2019-9-5 08:05
会不会程序问题单片机引脚一直高，复位就正常了，MCU拆掉测试

不会，示波器抓了，光耦前端的单片机输入引脚是有电平变化的

VECCDS · 发表于 2019-9-5 09:10:55

a136498491 发表于 2019-9-4 18:14
要不换个光耦试试

换个光耦是可以，但是搞明白是不是设计是有问题呢

VECCDS · 发表于 2019-9-5 09:12:22

nibia 发表于 2019-9-5 07:58
47k没必要那么大，r99也没啥用，要么光耦问题，

想知道47k太大了会怎样，导致光耦后级三极管不导通？

zzj2009a1 · 发表于 2019-9-5 10:02:42

换光耦啊，要不还等什么？

VECCDS · 发表于 2019-9-5 10:09:20

zzj2009a1 发表于 2019-9-5 10:02
换光耦啊，要不还等什么？

因为想知道会不会是设计导致的质量问题，还是单纯的光耦质量问题

wanyou132 · 发表于 2019-9-5 10:12:43

先算一下光耦的CTR吧

zzj2009a1 · 发表于 2019-9-5 10:17:32

VECCDS 发表于 2019-9-5 10:09
因为想知道会不会是设计导致的质量问题，还是单纯的光耦质量问题

正常我是这样用的，导通不了那就是光耦有问题。

Divingbear · 发表于 2019-9-5 10:20:25

CON_IO是直接接到MCU的引脚上的吗？
你有看过MCU的手册上，这个引脚的灌电流能力是多少吗？
你有看过TLP785的IF是什么范围吗？
然后你验证一下，当发生故障时，用导线将CON_IO直接短接到地，故障是否能排除。

ilikemcu · 发表于 2019-9-5 10:24:34

输出电阻不能太大，否则一点点漏电流就出低电平了。

设计的电路，容错性一定要有足够的余量，就是万一各种原因引起周边的电流电压变化，只要不是过分的变化，你的输出信号要依然维持原样。

做人不做绝，要留余地；做事不做绝，要留余量

ninan · 发表于 2019-9-5 10:54:57

右边两个地不相同？

VECCDS · 发表于 2019-9-5 11:07:40

Divingbear 发表于 2019-9-5 10:20
CON_IO是直接接到MCU的引脚上的吗？
你有看过MCU的手册上，这个引脚的灌电流能力是多少吗？
你有看过TLP785 ...

CON_IO是直接接到MCU的引脚上的
这个引脚的灌电流能力是8mA
TLP785的IF是典型值16mA
因为故障是偶然发现，所以比较难等复现出来

VECCDS · 发表于 2019-9-5 11:08:13

ninan 发表于 2019-9-5 10:54
右边两个地不相同？

一样的，在很近的地方短接到一起了

VECCDS · 发表于 2019-9-5 11:11:42

ilikemcu 发表于 2019-9-5 10:24
输出电阻不能太大，否则一点点漏电流就出低电平了。

设计的电路，容错性一定要有足够的余量，就是万一各种 ...

是哪边的漏电流呢

确实大了，现在想搞清楚是不是大了导致这个问题，涉及到已发货的怎么整改

EMC菜鸟 · 发表于 2019-9-5 12:15:30

把 R98 更改到 10K 看看，还不行就是光耦问题了

ilikemcu · 发表于 2019-9-5 16:34:59

VECCDS 发表于 2019-9-5 11:11
是哪边的漏电流呢

确实大了，现在想搞清楚是不是大了导致这个问题，涉及到已发货的怎么整改 ...

就是右侧的接收管，漏电流相当于三极管的Iceo，俗称穿透电流，以前锗管的话，这个电流还是蛮大的，硅管会小很多，但不是没有，所以上面有人推荐你用4.7K的电阻，这样导通电流1mA，漏电流要0.几mA才会影响输出端的电平，就是通过合理安排外围器件的参数，规避了可能存在的影响，毕竟漏电流到那么大，这个光耦已经坏了。

VECCDS · 发表于 2019-9-5 17:30:23

ilikemcu 发表于 2019-9-5 16:34
就是右侧的接收管，漏电流相当于三极管的Iceo，俗称穿透电流，以前锗管的话，这个电流还是蛮大的，硅管会 ...

Get，了解啦，多谢

kickdown · 发表于 2019-9-6 08:23:35

本帖最后由 kickdown 于 2019-9-6 08:24 编辑

各位都想啥呢，楼主测量的是VB的电压，不是去MCU的电压。何况光耦暗电流最大才50uA（85度/24V时），几十k的电阻上产生压降才2V多。楼主电压5V，温度肯定没那么高吧

VECCDS · 发表于 2019-9-9 16:45:11

kickdown 发表于 2019-9-6 08:23
各位都想啥呢，楼主测量的是VB的电压，不是去MCU的电压。何况光耦暗电流最大才50uA（85度/24V时），几十k的 ...

是啊，实在找不到什么问题，已经联系了光耦的厂家，退回去给厂家检验看看了

yeutay · 发表于 2019-9-10 00:33:28

电路可以。光耦不良。

flash3g · 发表于 2019-9-10 01:09:29

光耦最好接成这个形式，防止受光端导通拉不到0V

887799 · 发表于 2019-9-10 08:11:47

flash3g 发表于 2019-9-10 01:09
光耦最好接成这个形式，防止受光端导通拉不到0V

这种反过来，如果不完全导通，高电平是不是也会不可靠？

flash3g · 发表于 2019-9-10 10:14:20

887799 发表于 2019-9-10 08:11
这种反过来，如果不完全导通，高电平是不是也会不可靠？

电平0~4V是正常的，但是1~5V就不行了，单片机高电平检测阈值在0.8V

youlongam · 发表于 2019-9-10 13:39:10

那个47K电阻太大了，最好1K以下，510R最可靠

光耦接收端偶然不正常导通，重启恢复

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块