三电阻采样有感FOC，运放输出震荡问题

yanghexin1990

最近调试三电阻采样有感FOC的驱动器，遇到一个问题，运放的输出IU,IV,IW有震荡，而且用过很多种方法，都没办法解决这个震荡，麻烦各位大佬，献计献策！万分感谢！
运放部分电路（改过运放TLV9062跟TP2262）

开环状态下（开U相上桥，另外两项下桥）上下桥波形（U相）


运放输出IU,IV,IW波形，基准2.5V


需要解决的问题




之前调试好的波形

PCB截图资料

tubegong

我觉得上个图让大家看一下比较好

khuohuo

手机看，字好大。

mtswz.213

母线电压多少v,用的mos管麽？我们做高压驱动器，380v驱动器，下三桥电阻采样，用的igbt，在igbt动作时，电流会有比较大的过冲，我们会做个延时，错过这个igbt动作点，然后3相只取下桥开通时间最长的两相，就这样也只能保证大概能采准

yanghexin1990

最近调试三电阻采样有感FOC的驱动器，遇到一个问题，运放的输出IU,IV,IW有震荡，而且用过很多种方法，都没办法解决这个震荡，麻烦各位大佬，献计献策！万分感谢！
运放部分电路（改过运放TLV9062跟TP2262）

开环状态下（开U相上桥，另外两项下桥）上下管波形



运放输出IU,IV,IW波形，基准2.5V



需要解决的问题




之前调试好的波形


PCB截图资料

zhang_mike2000

能不能解释一下FOC的原理呀
我的理解是一般PWM给电机的波形是电压正弦波，可是电机是个电感性负载，电压电流存在相位差。
而foc,采样电机线圈中的电流，使流过电机的电流成为正玄波，这样更有利于电机的工作，是不是这个原理呢？

carefree1986

zhang_mike2000 发表于 2019-11-3 15:52
能不能解释一下FOC的原理呀
我的理解是一般PWM给电机的波形是电压正弦波，可是电机是个电感性负载，电压电 ...

你的理解貌似完全不对路

zhang_mike2000

carefree1986 发表于 2019-11-3 19:33
你的理解貌似完全不对路

你谈一下你的理解呀，探讨

carefree1986

zhang_mike2000 发表于 2019-11-4 11:26
你谈一下你的理解呀，探讨

正弦波只是调制方式，根据角度按照正弦波计算PWM占空比就可以，FOC就是根据观测器（开环）和的角度感器（闭环）反馈的角度来确定正弦波的角度

chensi007

反馈电阻120K上并一个220PF的电容看看

yanghexin1990

chensi007 发表于 2019-11-4 17:17
反馈电阻120K上并一个220PF的电容看看

反馈电阻加200pf的IU波形

xiaoxiaobaiyu52

楼主的图看得不是很懂，是不是MOS管开关时采样有震荡。如果是，那是正常的，电流变化太大，地弹大，得多层板才消得掉。4层起步，6层不多，楼主的地层看起来也不够完整。

yunhuisong

首先楼主的示波器不错。
楼主功率地3电阻后还加了一个采样电阻？
5V是不是都被影响了，有没有可能割开试试逻辑控制部分单独供电

hd12

1. PCB
a. 过孔太多，4层板内层本来可以作为电源层走电流，结果你这么多过孔，把电流路径都切断了
b. 电源正的那个铜条焊接地方和P1+直接一片连在一起，不需要让电流先流过电容再从顶层通过铜条接到各MOSFET的Drain，阻抗更低是你需要考虑的
c. 不太清楚你是不是为了显示清晰，把内层的电源层和地层删了，还是本来就没画。如果是本来就没有画，这种板PCB厂应该要找你商量你是不是确实想这样做，可能会出问题。

2. 电流震荡
a. 不觉得是震荡，你这看起来像引入了其它噪音，先排除下你示波器探头接法，会不会引入了太多噪音。
b. 你有没有观察到电机转动不平稳，明显的不流畅卡壳
c. 如果示波器探头接触良好，探头的地足够短，没问题，你把程序改一下，让程序输出纯正弦波表，接电阻电感串联的假负载，先用大阻值电阻（控制电流1A以内），应该会是非常干净平滑的正弦波。如果还有你说的“震荡”，怀疑你什么地方画错了（用错零件？），或板上噪音太大

yanghexin1990

yunhuisong 发表于 2019-11-4 22:01
首先楼主的示波器不错。
楼主功率地3电阻后还加了一个采样电阻？
5V是不是都被影响了，有没有可能割开试试 ...

5V输出的确是受到影响了，而且随着电流越来越大，影响越严重！干扰主要是开MOS管跟关MOS管造成的！现在用了一路隔离电源，发现好多了！

yanghexin1990

xiaoxiaobaiyu52 发表于 2019-11-4 21:18
楼主的图看得不是很懂，是不是MOS管开关时采样有震荡。如果是，那是正常的，电流变化太大，地弹大，得多层 ...

是MOS管开关采样的震荡，但是这个震荡会随着电流的变大而变大，之前是2层板，但是试着去改GND发现根本没有改善！你所谓的GND不完善，是不是没有将主功率那块也用GND包进去！

yanghexin1990

hd12 发表于 2019-11-4 22:31
1. PCB
a. 过孔太多，4层板内层本来可以作为电源层走电流，结果你这么多过孔，把电流路径都切断了
b. 电源 ...

a. 过孔太多，4层板内层本来可以作为电源层走电流，结果你这么多过孔，把电流路径都切断了
您认为的过孔太多是主功率MOS管下面的那些过孔？还是逻辑电路那些的GND过孔？主功率MOS管下面的过孔是有助于散热的，不会影响电流走向。逻辑电路上的过孔都是对GND层打过孔，而且GND层是一整块的，并没有走信号线切割GND。个人觉得他的屏蔽效果应该是可以的。
b. 电源正的那个铜条焊接地方和P1+直接一片连在一起，不需要让电流先流过电容再从顶层通过铜条接到各MOSFET的Drain，阻抗更低是你需要考虑的
这个之前2层板的时候吃过亏，发现下桥GS信号被抬高到27V，后来割线发现有助于降低这个GS的信号，而且很明显，如果直连，我觉得是将三个大电容直接旁路掉了，根本不起作用。
c. 不太清楚你是不是为了显示清晰，把内层的电源层和地层删了，还是本来就没画。如果是本来就没有画，这种板PCB厂应该要找你商量你是不是确实想这样做，可能会出问题。我没有将电源层跟GND层单独走，只是铺了一个完整GND层（个人认为）。至于你说的板厂要找我们商量叠层的事，并没有的，他们照文件做的！而且手上很多项目都是这种LAYOUT架构。

2. 电流震荡
a. 不觉得是震荡，你这看起来像引入了其它噪音，先排除下你示波器探头接法，会不会引入了太多噪音。
的确不是震荡，是开关管的噪声，示波器接法没问题的
b. 你有没有观察到电机转动不平稳，明显的不流畅卡壳
现在是开环，因为IU,IV,IW信号不好，没敢闭环往下走。闭环过一次，电机有抖动现象，
c. 如果示波器探头接触良好，探头的地足够短，没问题，你把程序改一下，让程序输出纯正弦波表，接电阻电感串联的假负载，先用大阻值电阻（控制电流1A以内），应该会是非常干净平滑的正弦波。如果还有你说的“震荡”，怀疑你什么地方画错了（用错零件？），或板上噪音太大
程序避开那段时间6个微妙，发现根本不够，电流越大，那段震荡时间越长




总结：个人认为还是GND问题，引入了开关管的噪声，但是现在发现根本没有办法解决，换一个隔离电源发现有所改善，5V的震荡也影响了我后面编码器的使用，现在怀疑是不是我只要把5V处理赶紧，就可以了！

spcm

用电流探头对比看下，我最近也在调有感FOC，双电机，低功率的电机双电阻采样，大功率的电机单电阻采样，磕磕绊绊的。电流采样也出过问题，滤波电容太大了，改小就好了。

yanghexin1990

spcm 发表于 2019-11-5 09:46
用电流探头对比看下，我最近也在调有感FOC，双电机，低功率的电机双电阻采样，大功率的电机单电阻采样，磕 ...

运放输出滤波，我直接拿掉了！没贴！

zhang_mike2000

carefree1986 发表于 2019-11-4 15:27
正弦波只是调制方式，根据角度按照正弦波计算PWM占空比就可以，FOC就是根据观测器（开环）和的角度感器（ ...

好的，纠正了一个错误的认识，挺好，感谢

zqbing

yanghexin1990 发表于 2019-11-5 08:21
是MOS管开关采样的震荡，但是这个震荡会随着电流的变大而变大，之前是2层板，但是试着去改GND发现根本没 ...

输出有震荡是正常的吧，PWM采用在中间时刻采样，避开开关时候的震荡；电路及走线可以参照TI的FOC demo板；

yanghexin1990

zqbing 发表于 2019-11-5 13:48
输出有震荡是正常的吧，PWM采用在中间时刻采样，避开开关时候的震荡；电路及走线可以参照TI的FOC demo板 ...

TI之前我自己做过，但是现在手上这个案子震荡时间太长了！

hd12

yanghexin1990 发表于 2019-11-5 09:38
a. 过孔太多，4层板内层本来可以作为电源层走电流，结果你这么多过孔，把电流路径都切断了
您认为的过孔 ...

1.a   PCB厂有个残铜率的要求，PCB厂解释说如果整层保留的铜太少，压合过程中板材（基本液化了）会流向无铜区，有铜区的层厚会降低，容易引起层间短路或击穿，因为你上面的截图中间2层看上去基本没铜箔，才有这个疑问的。看你后面的描述，这2层并不是大片空白。布局，让大电流路径没办法最短。从你的当前PCB截图来看，MOS下的过孔有5种网络，P+,P-, I, V, W，你没办法大块铜连续的连接到5个网络，请把你的内层完整的分别单独截图看一下
1.b  你发现割铜皮后可以改善，如果所有地线能以足够低的阻抗连接，是可以解决你以前遇到的问题，也能减少没有暴露出出来的问题，降低发热。

3
a. 控制器设计多大电流，3颗电解电容容量合计多少uF？
b. 板上的5V供电怎么来的，5V输出在出现问题是文波很大，5V电源电路的输入端观察到多大的文波？如果在5V电源电路输入输出上就近并多一些电容，能不能改善

xiaoxiaobaiyu52

yanghexin1990 发表于 2019-11-5 08:21
是MOS管开关采样的震荡，但是这个震荡会随着电流的变大而变大，之前是2层板，但是试着去改GND发现根本没 ...

楼主你这么想就好了，大电流流过走线，就等效一个电感呀，磁变的辐射会耦合到处都是，你加什么磁珠，隔离都是没用的。是通过空间耦合过去的。

所以首先你的GND要直接铺满，让耦合全部原地被GND吸收。然后这块GND加电容和电源解耦，加间距和其他GND隔离。

其次就是消除源头，地弹的源头就是你的GND不像GND，大电流过去的时候有寄生电感，所以GND要铺满。一层低阻抗，一层耦合。所以要多层板铺地。至少一层完整没有任何分割，任何走线

还有三相的出线太远了，两相之间就是个大环流，采样一定收干扰。顶层走UVW，那采样就得走底层，一般我的UVW的MOS管都是挨最近放得，最后看下MOS管是否驱动太快了，有时候牺牲下MOS的开关速度，多点发热来降低电流上升也是可以接受。

凌晨一点

楼主，你的有感foc是用什么传感器？算法是基于stm32提供的吗

yanghexin1990

hd12 发表于 2019-11-5 20:19
1.a   PCB厂有个残铜率的要求，PCB厂解释说如果整层保留的铜太少，压合过程中板材（基本液化了）会流向无 ...

1.a   PCB厂有个残铜率的要求，PCB厂解释说如果整层保留的铜太少，压合过程中板材（基本液化了）会流向无铜区，有铜区的层厚会降低，容易引起层间短路或击穿，因为你上面的截图中间2层看上去基本没铜箔，才有这个疑问的。看你后面的描述，这2层并不是大片空白。布局，让大电流路径没办法最短。从你的当前PCB截图来看，MOS下的过孔有5种网络，P+,P-, I, V, W，你没办法大块铜连续的连接到5个网络，请把你的内层完整的分别单独截图看一下
PCB残铜这个了解过，主功率回路那边的过孔并没有那么多。

1.b  你发现割铜皮后可以改善，如果所有地线能以足够低的阻抗连接，是可以解决你以前遇到的问题，也能减少没有暴露出出来的问题，降低发热。
铜皮越宽阻抗越低，我可以这么理解吗？
3
a. 控制器设计多大电流，3颗电解电容容量合计多少uF？48V   1000W    3个330uf高频低阻电容
b. 板上的5V供电怎么来的，5V输出在出现问题是文波很大，5V电源电路的输入端观察到多大的文波？如果在5V电源电路输入输出上就近并多一些电容，能不能改善
48V进过336降到15V，15V在降到5V;5V上的我认为不是纹波，是开关噪声，随电流的变大而变大，只有开关跟关管的时候才有！并电容改善不了

yanghexin1990

凌晨一点 发表于 2019-11-6 02:30
楼主，你的有感foc是用什么传感器？算法是基于stm32提供的吗

编码器     芯片是瑞萨的

hd12

yanghexin1990 发表于 2019-11-6 08:38
1.a   PCB厂有个残铜率的要求，PCB厂解释说如果整层保留的铜太少，压合过程中板材（基本液化了）会流向无 ...

正常工作的电源不会因为相开关管工作产生的噪音而出现这么大噪音，DC-DC那部分参数或布线有问题导致噪音大或不稳定有这种可能，但78M05后面还能有这么大噪音，我不相信，
请按这个图的形式接示波器探头，地线直接接在C6的地，探头蹭在C6的正，不要用长长的地线夹子夹到大电容地线上，只用一根探头，其它示波器探头地线不要接到板子上。


现在才算弄明白你内层怎么用的，地线怎么走的。你的地线特意做成大电容单点接地，然而你部分器件之间的信号流动，尤其是MOS驱动，是希望在那块区域信号路径最短，在你的板上最左边的驱动信号地线回路要绕道右边电容再折回才能返回，这么长的路径上，寄生电感在DI/Dt高时，这段地线上产生的噪音将不可忽略，MOS管有可能因这些噪音开启。最简单实用的做法，是让地线一大片连在一起，不要做什么切割，不过这个提议你不会接受

yanghexin1990

hd12 发表于 2019-11-6 15:11
正常工作的电源不会因为相开关管工作产生的噪音而出现这么大噪音，DC-DC那部分参数或布线有问题导致噪音 ...

驱动信号没有同开的现象啊，U相的上下桥！