artix 调用GTP 软件自动生成的自发自收程序，通讯50%概率失败

ackyee · 发表于 2021-8-3 11:05:50

如题，板子没有接外部导线，开启的内部LOOPBACK 进行测试的

同样方法在KINTEX下测试100%成功

我也监听了 GTP 输入的差分时钟，分频后用一个管脚输出，在 LOOPBACK 失败的时候，该管脚仍然有信号输出，证明CLOCK 没有中断过，找不到原因求助

wye11083 · 发表于 2021-8-3 11:17:57

你还是对照gtp调试信号一步一步查吧。光靠猜恐怕你得找爱因斯坦才有可能。

ackyee · 发表于 2021-8-3 11:28:53

wye11083 发表于 2021-8-3 11:17
你还是对照gtp调试信号一步一步查吧。光靠猜恐怕你得找爱因斯坦才有可能。 ...

尝试了下
PCS 回环一直成功
PMA回环一半一半概率失败

ackyee · 发表于 2021-8-5 08:49:48

wye11083 发表于 2021-8-3 11:17
你还是对照gtp调试信号一步一步查吧。光靠猜恐怕你得找爱因斯坦才有可能。 ...

已经尝试割断输出的GTP信号了，  但是问题依旧，排除走线引起的问题

测量MGTAVCC  和MGTAVTT 两个信号，电压正常

感觉有点不科学，还在排除问题

现在出现的情况是
1G PCS和PMA回环都成功，  和远端的 KINTEX 设备对接通讯也成功

3G PCS回环成功 PMA回环50%概率失败和远端KINTEX设备通讯  对接 100%成功

6G  PCS回环成功 PMA100%失败             和远端KINTEX设备通讯  能收到信号， 100%能接收到数据，但是数据  大概 30%成功，70%错误

我画的另外一块板子 KINTEX 的 12G PCS回环成功 PMA回环成功    外部导线自发自收  通讯也成功

两块板子用的  GTP差分时钟芯片相同
两块板子用的电源方案和外部通讯电路方案完全相同，所以，无头绪

接下来测试MGTAVCC 和VTT两个信号波形看看

wye11083 · 发表于 2021-8-5 10:36:33

ackyee 发表于 2021-8-5 08:49
已经尝试割断输出的GTP信号了，但是问题依旧，排除走线引起的问题

测量MGTAVCC 和MGTAVTT 两个信号 ...

你用最新的2021.1软件试试，可能是bug。另外，确实可以看看波形，如果电源布的不好，有干扰可能会造成不稳定。此外就是gtp的cdr的锅了。cdr不稳定，相位噪声大，出现glitch，这个在s6和v5里面都有这个问题。你可以看看a7发v7收ok不ok，反过来ok不ok。

ackyee · 发表于 2021-8-5 10:44:08

本帖最后由 ackyee 于 2021-8-5 10:46 编辑

wye11083 发表于 2021-8-5 10:36
你用最新的2021.1软件试试，可能是bug。另外，确实可以看看波形，如果电源布的不好，有干扰可能会造成不 ...

你这句话点醒我了我去试试看新版本的代码有没有问题

AVGTVTT AVGTVCC电影上加了好多滤波电容，也拉了新的电源线过去，问题还是存在只能一步步试验了

ackyee · 发表于 2021-8-13 09:26:25

wye11083 发表于 2021-8-5 10:36
你用最新的2021.1软件试试，可能是bug。另外，确实可以看看波形，如果电源布的不好，有干扰可能会造成不 ...

基本上判断是硬件设计问题了，朋友帮联络了代理商安富利的硬件工程师帮看了设计，说问题应该出在GTP的两路电源上，两路电源响邻的两个参考曾，有一边是完整的GND 另一边走了几根信号线，怀疑是参考层把干扰耦合过去了

忧伤，改版再试试

wye11083 · 发表于 2021-8-13 09:53:06

ackyee 发表于 2021-8-13 09:26
基本上判断是硬件设计问题了，朋友帮联络了代理商安富利的硬件工程师帮看了设计，说问题应该出在GTP的 ...

你那个朋友貌似在我加的一个微信群里。。。

我也看到了。。那哥们确实是FAE，整天不是玩ZU+就是玩KU+或者是玩VU+。。。比不起，哈哈。

但是按道理几根信号线不会产生这么大的影响（当然确实有可能，我这边用FX3走USB3稳定性就奇差）。但是我布的另一个用7A200T/7A35T走PCIE2.0 x4就非常稳定，跑riffa能稳定跑一天一夜，上百个T（峰值1.7GB/s，饱和带宽的话一天是146T）。参考平面确实要尽量保持完整，平面切线尽量和高速信号垂直而不是平行。平行切线的话会造成两边分布电容不均匀。

那几根信号线普通IO的话你这样配：DRIVE=2/4，SLEW=QUIET。这样原则上不会产生干扰。但如果是DDR的SSTL那就不好说了。

ackyee · 发表于 2021-8-13 10:02:34

本帖最后由 ackyee 于 2021-8-13 10:06 编辑

wye11083 发表于 2021-8-13 09:53
你那个朋友貌似在我加的一个微信群里。。。我也看到了。。那哥们确实是FAE，整天不是玩ZU+就是 ...

你也在那个6人群里吗？还是说你也在bingo的那个微信群？在我眼里你也是FPGA的神一般的人物

。。。。那个 WYE1102不会是你吧

我现在那几根信号线都没有使能，没有在操作，软件上强制assign 到 0都没有用，不过那几根信号线是经过排座连接到另外一块电源板了，电源板上有一些DCDC 电感，怀疑问题在这里

太难了，问题看不见摸不着，示波器也量不到，只能再出一版先排除现有问题

wye11083 · 发表于 2021-8-13 10:23:02

。。直觉告诉我再出一版也不一定有用。。你先试着接成pcie看看能不能正常工作。不排除是A7的GTP可靠性问题。K系列的GTP/GTX更强悍。

ackyee · 发表于 2021-8-13 10:42:26

本帖最后由 ackyee 于 2021-8-13 10:45 编辑

wye11083 发表于 2021-8-13 10:23
。。直觉告诉我再出一版也不一定有用。。你先试着接成pcie看看能不能正常工作。不排除是A7的GTP可靠性问题 ...

是的同样的外围电路同样的GTP  GTX的电源方案，KINTEX 可以 ARTIX 现在就是不行
不过我的ARTIX 是设计的很小的  比一元硬币稍微大一点，三层堆叠的结构（第一层 POWER  第二层 FPGA  第三层 CMOS ）。所以板子细节上可能问题比较多  （gtp 电源用的LDO  和FPGA在同一堆叠层）

不过测试的时候为了排除外部GTP信号线布线的干扰  已经硬件割断了GTP 外部信号了
回环都有问题，就基本上只能怀疑芯片本身，或者干扰通过电源引入两个方面了

wye11083 · 发表于 2021-8-13 11:07:21

ackyee 发表于 2021-8-13 10:42
是的同样的外围电路同样的GTP GTX的电源方案，KINTEX 可以 ARTIX 现在就是不行
不过我的ARTIX ...

你有没有换板子/换芯片试过？或者焊接问题？过孔不良？。。这些个破事很多的。别告诉我你就1块测试板

我现在做测试样板通常5pcs起步，否则很容易卡住。

回环5G过了的话稳定不稳定？有没有经常丢包或者传输出错？你加个复位模块，1ms检测一次还不过就复位看看。另外A->K能过，K->A不过，你调整一下VTT试试？还有那个GTP校准电阻，如果阻值不对也不行。CDR电路本质上还是个数字电路，但是延迟链受电压影响会稍大，严重的话理论上也只是部分影响ber。

多换几个板子测。比如今天早上我家里一个小模块图像花屏，我搞了半天最后在公司这边的板子上一测OK

artix 调用GTP 软件自动生成的自发自收程序，通讯50%概率失败

阿莫论坛20周年了！感谢大家的支持与爱护！！