Modelsim仿真卡住了

aqi · 发表于 2022-1-22 20:45:37

请问有人知道这什么情况吗？用modelsim仿真然后一直卡在这个界面

后面一直没有反应了，也没有报错，有没有大佬帮帮忙，呜呜

wye11083 · 发表于 2022-1-22 21:27:08

仔细检查你的信号，你有a=b，然后b=a的逻辑循环锁。要么加点延迟，要么剪除逻辑锁。

aqi · 发表于 2022-1-23 19:27:21

wye11083 发表于 2022-1-22 21:27
仔细检查你的信号，你有a=b，然后b=a的逻辑循环锁。要么加点延迟，要么剪除逻辑锁。 ...

那是问题是出在那个卡住的模块吗？还是整个工程都有可能？

wye11083 · 发表于 2022-1-23 19:53:10

aqi 发表于 2022-1-23 19:27
那是问题是出在那个卡住的模块吗？还是整个工程都有可能？

中断，找停在的地方，一根一根去找。

aqi · 发表于 2022-1-23 19:58:01

wye11083 发表于 2022-1-23 19:53
中断，找停在的地方，一根一根去找。

好的，谢谢你的回答

Nuker · 发表于 2022-1-23 20:58:17

我怎么感觉你只是编译了，还没有开始仿真呢？

aqi · 发表于 2022-1-26 10:13:54

Nuker 发表于 2022-1-23 20:58
我怎么感觉你只是编译了，还没有开始仿真呢？

我在quartus那边编译成功了鸭，然后在modelsim仿真

Nuker · 发表于 2022-1-26 11:49:59

modelsim里面，vlib是建库命令，vlog/vcom是编译命令，vsim是仿真命令
看你的日志（transcript），最后一条命令是vlog，输出是“-- compiling module bus”

aqi · 发表于 2022-1-26 15:27:54

Nuker 发表于 2022-1-26 11:49
modelsim里面，vlib是建库命令，vlog/vcom是编译命令，vsim是仿真命令
看你的日志（transcript），最后一条 ...

哦哦，学习了，确实是这样，modelsim就一直没有反应了
我发现quartus编译完后，在modelsim里面编译还是可能有问题

aqi · 发表于 2022-1-26 17:20:18

Nuker 发表于 2022-1-26 11:49
modelsim里面，vlib是建库命令，vlog/vcom是编译命令，vsim是仿真命令
看你的日志（transcript），最后一条 ...

是不是modelsim没有编译完，要很长时间来编译然后才能仿真鸭？？

Nuker · 发表于 2022-1-27 09:37:13

你的代码已经编译完了，你没有运行仿真，所以再等100年还是这样

谭春林 · 发表于 2022-1-27 10:29:21

run 1us 。。。

论坛广告: >>