搜索
bottom↓
回复: 7

硬件工程师经验日记:MIPI线 & PCB布线的技巧

[复制链接]

出0入0汤圆

发表于 2022-4-20 14:15:41 | 显示全部楼层 |阅读模式
本帖最后由 嘉立创EDA开源硬件 于 2022-4-21 14:27 编辑

技术干货,是老工程师花了很多年的时间,在一次次的实践中总结下来的。
说是省下新手约(严谨)365天的试错时间,不过分吧
下文顺序:MIPI信号走线相关要求、各类信号布线注意事项

MIPI信号走线相关要求
MIPI总线在目前的移动设备手机/平板的LCD或者Camera应用的十分广泛。

以下是MIPI信号走线规则一些Checklist
1.阻抗要求:
MIPI的差分线阻抗控制标准是100Ω;
误差不能大于±10%;
走线避免直角,以免产生反射,影响高速传输性能;
2.参考层:
MIPI信号线下方一定要有参考层(推荐用地层),且一定要保证参考层的连续性。
即:在MIPI信号线下方的参考层不能被分割或有间隙,不能被其它走线截断
最好是有一整片的地层,如果做不到,至少要保证MIPI信号线下方的参考层比MIPI信号层每边要宽4W以上(W即MIPI信号线走线宽度);
3.等长:
MIPI线对之间的长度误差要控制在10mil以内(严格控制等长误差在5mil以内)。
线对与线对之间的长度误差控制在100mil以内;
等长是为了保证两个差分信号能同时到达接收端。
在做等长时,要注意对称性,绕蛇形线时不能太密集,应为4W,等长尽量在焊盘附近解决,以倒角形式来走线,不能随意改变线宽和线距;
4.对称性:
MIPI线始终保持等长和等距。
对称是为了保证走线阻抗一致,减少反射。对称性不好会使信号失真,导致不稳定或无图;
5.等距:
在MIPI走线时,一般要保证DP/DN在走线的过程中保持等距,保证一定的耦合程度,在走线时,线对之间要保持2W的距离;
6.远离干扰:
MIPI线对之间要保持至少2W以上的间距,MIPI信号线应远离其它高速、高频信号(并行数据线、时钟线等),至少保持3W以上的距离且绝不能平行走线。
对开关电源这一类的干扰源更应远离。
7.过孔:
MIPI信号线尽量不要打过孔,如有过孔则线对上的两根线都要有(保持对称性),信号线换层后参考层也要在靠近信号线的过孔处打孔换层。
MIPI差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用灵活处理。


各类信号布线注意事项
1.差分信号
高速串行总线的普及,使得单板上差分信号越来越多,对高速差分信号的处理主要有以下布线要求:
  • 各类差分线的阻抗要求是不同的,根据设计要求,通过阻抗计算软件计算出差分阻抗和对应的线宽间距,并设置到约束管理器
  • 差分线通过互相耦合来减少共模干扰,在条件许可的情况下要尽可能平行布线,两根线中线不能有过孔或其他信号。
  • 差分对需要严格控制相位,所以对内需要严格控制等长。
  • 为减少损耗,高速差分线换层时可以在换层孔的附近添加过孔

2.高速总线
DDR FSB等高速总线的共同特征就是一般都分为数据、地址、时钟、控制、命令等不同种类的信号,并且有相应的时序操作关系。
在布线的时候需要考虑对这些种类进行区分,并了解时序要求进行等长控制。
对高速总线的处理主要体现在以下几点:
1.阻抗控制:
各类总线的阻抗要求略有不同,可以根据设计要求,通过阻抗计算软件来计算出相应的阻抗设计方案。
2.同组同层:
同一组信号需要走在一起,条件允许的情况下,尽量走在同一层,这样使得同一组信号的周围环境也会比较相似,包括过孔的长度和过孔的STUB也是一致的,在控制时序的时候也相对比较容易些。
同时同组同层也是串扰控制的需要。
3.时序等长:
按照时序要求做等长控制。

3.时钟线
时钟的处理方法也是在PCB布线时需要特别重视的。
有经验的设计工程师会在一开始就理清时钟线,明确各种时钟之间的关系,布线的时候就能处理得更好。
并且时钟信号也经常是EMC设计的难点,需要过EMC测试指标的项目要尤其注意。
时钟线除了常规的阻抗控制和等长要求外,还需要注意以下问题:
  • 时钟线尽量选择优选布线层。
  • 时钟信号尽量不要跨份额,更不要沿着分割区布线。
  • 注意时钟信号与其他信号的间距,至少满足3W。
  • 有EMC要求的设计,较长的时钟线尽量选择内层布线。
  • 注意时钟信号的端接匹配




4.模拟信号
模拟信号的主要特点是抗干扰性差,布线时主要考虑对模拟信号的保护。
对模拟信号的处理主要体现在以下几点:
  • 为增加其抗干扰能力,走线要尽量短。
  • 部分模拟信号可以放弃阻抗要求,走线可以适当加粗。
  • 限定布线区域,尽量在模拟区域内完成布线,远离数字信号。


5.接口信号
常见的接口有RJ-45、USB、HDMI等,有高速的也有低速的,在此举一个最常见的接口,网口的处理方式。
在布线方面除了需要遵循高速差分的布线原则外还需要注意:
  • RJ-45本身接机壳地(保护地PGND),此地平面要从变压器下面开始与单板内部数字地隔离,变压器中间对应的所有层建议掏空。
  • 所有外来信号都不得在变压器下方布线,更不允许信号从初、次级中间穿过。


看到这里,我想你已经开始手痒痒了吧
如何?要不要马上打开嘉立创EDA尝试一波?。
Lark20210104-113330.jpeg

仔细阅览后可以再收藏转发哦!好文章要让更多人看到嘛

文章名称:PCB走线规则与各类信号布线注意事项
文章作者:攻城狮晨哲


好啦,你还有什么想了解的吗?欢迎伙伴们在评论区滴滴,补充更多干货!
如果你认为有用,就点赞、关注或转发一下吧!

嘉立创EDA出教育版了!!团队协作,布置作业,批量评分,方便管理……
不收取任何费用,国产嘉立创EDA支持高校课程建设,一直在路上!

教育版申请入口
Lark20210104-113330.jpeg

阿莫论坛20周年了!感谢大家的支持与爱护!!

一只鸟敢站在脆弱的枝条上歇脚,它依仗的不是枝条不会断,而是自己有翅膀,会飞。

出0入4汤圆

发表于 2023-3-1 09:17:07 | 显示全部楼层
请问有没有MIPI的阻抗100匹配实际操作的篇章?

出105入79汤圆

发表于 2023-3-5 16:52:22 | 显示全部楼层
一般mipi线时钟速度在200Mhz~400Mhz左右,还是比较皮实的。

出0入0汤圆

发表于 2023-5-1 08:26:05 | 显示全部楼层
5.等距:
在MIPI走线时,一般要保证DP/DN在走线的过程中保持等距,保证一定的耦合程度,在走线时,线对之间要保持2W的距离;
=================
请教下,DP/DN线与线之间至少要保持多少距离呢?

出0入0汤圆

发表于 2023-5-1 18:09:49 来自手机 | 显示全部楼层
看到最后的表情图片,我笑了?

出0入84汤圆

发表于 2023-5-1 20:53:50 | 显示全部楼层
本帖最后由 czzhouyun 于 2023-5-1 20:59 编辑
yixin1851 发表于 2023-5-1 08:26
5.等距:
在MIPI走线时,一般要保证DP/DN在走线的过程中保持等距,保证一定的耦合程度,在走线时,线对之间 ...
(引用自4楼)


线宽6mil 线距14mil,布过一片4层,工作无问题
补充:线中心距

出0入0汤圆

发表于 2023-6-20 10:48:56 | 显示全部楼层
嘿嘿嘿,这种干活还有吗?可以整理一下吗

出0入0汤圆

发表于 2023-6-20 11:14:53 | 显示全部楼层
收藏收藏
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-3-29 09:03

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表