新手请教NIOS II 的一些问题

40130064 · 发表于 2010-3-25 20:46:51

各位大侠，小弟最近刚学FPGA 有些问题请教一下。

1。FPGA的FLACH问题
一个NIOS II 工程，能不能只用一个大的EPCS串行FLACH，不用外扩并口FLACH？效果有什么不同？

2。SDRAM 问题
硬件 EP2C8 +EPCS4+SDRAM 的工程怎么样把配置和NIOS CPU的程序一起存入EPCS4？NIOS CPU 程序在SDRAM中运行？CPU怎架？

3。FPGA 内放了NIOS软核多的LE能不能当CPLD一样用？

tear086 · 发表于 2010-3-26 06:39:37

1. 两者的效果完全一样。此外epcs是Altera FPGA专用的，可以使用某些串行eeprom替代。使用epcs省引脚，缺点就是相对于同样容量的CFI，价格有点贵。CFI嘛，价格便宜一点，就是脚太多。这个没有谁好谁坏，权衡一下即可。

2. 通过Flash Programmer将QII综合生产的sof和NII编译生成的elf文件转化成flash文件，并固化到Flash（ROM）中。
如果整个系统掉后后再上电，先从flash总读取sof文件，放到FPGA内部SRAM里，以映射成软核系统其他逻辑模块，你可以查查相关的Bootleader工作方式。
有个核之后，再把需要的一些代码和初始化变量转运到ram（DRAM|SRAM）中运行。呵呵，很短的时间就完成的哟，不要被我一忽悠，就觉得要很长很长时间。
如果整个系统不掉电，那么代码及变量只是在RAM中运行。
打个不太恰当的比方，Flash(ROM)就是硬盘呀，RAM（DRAM|SRAM）就是内存呀。不过这里nios处理器的映射文件也是存在硬盘的。不同于我们的PC，处理器已经是现成的了。

3. 可以。CPLD与FPGA编程方式是完全一样的。不同点：1. CPLD基于宏单元设计，组合逻辑资源丰富，时序逻辑资源匮乏；FPGA则是组合逻辑和时序逻辑的资源都丰富。2. CPLD可以跑得很快，较于FPGA。 3.CPLD是基于EEPROM、FLASH等工艺设计，不需要外加存储电路；Altera FPGA是基于SRAM工艺的，需要外加存储电路，用于映射系统。

以上回答纯属短见，水平有限，请大家踊跃拍砖。

avic · 发表于 2010-3-26 08:41:22

解释的很不错，帮你顶一下

kk2614755 · 发表于 2010-3-26 09:30:17

Altera FPGA 是时序逻辑丰富, 组合逻辑不及CPLD

cwfboy · 发表于 2010-3-26 09:39:05

40130064 · 发表于 2010-3-26 10:21:40

好像明白了点谢谢。但实际还是不行
我做实验时
不用SDRAM，并口FLACH 。只用EPCS4 NIOS II在FPGA自己的RAM能跑起来

用上SDRAM，并口FLACH NIOS II在SDRAM能跑对

但只用SDRAM，在NIOS IDE 能正确下载（配置和程序一起下），但程序跑得不对！为什么？我有的9。0版本？

40130064 · 发表于 2010-3-26 10:31:11

(原文件名:截图00.jpg)

(原文件名:截图01.jpg)

(原文件名:截图02.jpg)

问题在哪？

tear086 · 发表于 2010-3-26 10:45:46

回复【6楼】40130064
-----------------------------------------------------------------------

问题在于无法正常复位。

40130064 · 发表于 2010-3-26 12:03:34

多谢大侠相助终于跑起来了因为我想用FPGA搞个东东但IO不够所以不能用并口FLACHF 所以要先验证硬件

以前一直玩MAX II CPLD 和ARM7 没玩过这个我想用EP2C8 +EPCS 16 +8MSDRAM FPGA内嵌NIOS 跑个50K左右程序（ARM7是50K）不知行不行

Nuker · 发表于 2010-3-26 23:56:14

跑个500K的程序都没问题

sunzhaod · 发表于 2010-3-27 07:37:20

mark

新手请教NIOS II 的一些问题

阿莫论坛20周年了！感谢大家的支持与爱护！！

浏览过的版块