- CPLD选型,封装尽量小,引脚数10个就够,逻辑单元240个以上,请坛友帮忙推荐 (69篇回复)
- MDIO接口实现 (0篇回复)
- FPGA图像处理的项目外包-地点长沙 (10篇回复)
- 模块之间常用一个时钟宽度的脉冲作为控制信号稳定吗? (9篇回复)
- 请教一个Zynq和Labview的关系 (7篇回复)
- quartus ii 13.0编译提示Error (293007) (1篇回复)
- FPGA的配置FLASH是不是直接读取写入另外一个系统就能运行? (14篇回复)
- 我用quartus 生成DDR的IP核,总是卡住,谁知道怎么回事?... (23篇回复)
- 经典FPGA算法书籍分享:数字信号处理的FPGA实现英文第四版 (98篇回复)
- 有偿询问坛友赛灵思官网企业账户 (2篇回复)
- verilong的呼吸灯程序,有些看不明白,请大家帮忙给解释下 (2篇回复)
- WIN8系统 ARP绑定IP地址不成功问题 (2篇回复)
- 基于FPGA的NES游戏机系统,附带超级玛丽,坦克大战,吃豆等11个游戏 (305篇回复)
- 求verilog经典代码做参考。 (5篇回复)
- 关于QuartusII软件修改singtap引起编译错误的解决方法 (0篇回复)
- 求购zedbord license 文件纸质版归档用 (2篇回复)
- 寻找一个声纳探鱼器或超声波水下成像技术方案 (24篇回复)
- 要在Cyclone V SoC的ARM中跑个webserver (4篇回复)
- 万元FPGA==>EP4SGX530开发板千元卖 ,买大送小,赠送 7寸TFT显示屏 (333篇回复)
- Chisel Uart 接收并发送 (1篇回复)
- Chisel 点亮LED (1篇回复)
- 从零开始--ZYNQ 7000 HelloWord (10篇回复)
- 开源2018年最后一个项目, 一个简单的硬件CNN网络 (19篇回复)
- 哪种编码可以兼容欧文、中文、日文、韩文? (5篇回复)
- 咨询xilinx第三方软件逻辑固化方法 (11篇回复)
- 驱动RGB接口的液晶,图像莫名其妙多了很多规律的列…… (9篇回复)
- [求助]DAC8574芯片写入值与读出不匹配,Datasheet无法找到解释释 (9篇回复)
- fpga 3个或者4个数相加可以综合成电路吗? (11篇回复)
- 请教用过fpga Cyclone 10 LP的,最高跑250MHZ会不会不稳 (26篇回复)
- 买了《数字信号处理的FPGA实现》第三版,分享光盘资料 (22篇回复)
- Xilinx的7K325T 900FFG价格问题 (2篇回复)
- 大西瓜FPGA资料开源共享!(持续更新!!!) (178篇回复)
- 最便宜的ZYNQ多少钱? (52篇回复)
- 全彩 自行车 POV 显示板画好了。庆贺一下。(基于CPLD 的) (93篇回复)
- Actel FPGA 开发平台libero快速入门 (5篇回复)
- Actel Libero安装指南20120702 (15篇回复)
- ACTEL FPGA的AES和FLASH LOCK加密 (4篇回复)
- 请问下altera max3000系列的cpld停产了吗,官网没产品信息了 (16篇回复)
- 有自己写DDR2控制器的吗? (12篇回复)
- 怎样清空Quartus的时序分析? (2篇回复)
- 求助,帮忙下载文件:数字信号处理的FPGA实现(第4版)代码 (0篇回复)
- [分享]自动生成verilog仿真(simulation testbench)的工具 (5篇回复)
- or1200的模块连接关系图 (3篇回复)
- 请问谁有zeboard的PCB源文件,能不能友情送一份给我?谢谢 (13篇回复)
- 请教相机开发入门开发套件的选择 (5篇回复)
- 求推荐编程Intel FPGA用的电脑 (30篇回复)
- 大家有没有好的FPGA推荐,要求内部带大容量ram (40篇回复)
- 给大家一个uart,verilog写的 (6篇回复)
- Lattice设计指南,找了很久才找到的,上传【恢复】 (62篇回复)
- 做了10集XILINX FPGA基本教程,非常适合初学者 (131篇回复)
- 中国第一家FPGA公司京微雅格横空出世 (165篇回复)
- 自己的毕业设计--基于CPLD和单片机的多功能信号发生器 (113篇回复)
- zynq的ddr3,数据线能不能组内交换? (11篇回复)
- 开源一个mjpeg硬件编码器 (6篇回复)
- 北大微电子学系 Verilog HDL教程 (9篇回复)
- 为什么FPGA适合做高速处理?个人看法~~ (62篇回复)
- 开源原创verilog四通道接收一通道转发UART模块 (20篇回复)
- 求EP4CE10核心板的资料 (7篇回复)
- FPGA实现BP神经网络 (13篇回复)
- [LCW_DIY]基于FPGA的手持示波器LCW-DSO2.0 (55篇回复)
- 请问zynq自定义IP中断持续脉冲长度是多少个时钟周期 (16篇回复)
- 请教一下ZYNQ ADC ->AXI STREAM ->DMA 的实现 (3篇回复)
- 分享FPGA FM发射工程 (8篇回复)
- 《FPGA之道》这本书真是厚得惊人 (93篇回复)
- V7系列fpga对上电时序有严格要求吗? (3篇回复)
- 用过V7系列的说说,XC7V690T-2FFG1761和FFG1158什么价格? (2篇回复)
- 帮忙推荐一款5V供电的lattice的CPLD,256宏单元及以上 (0篇回复)
- fpga 容量从来没够过! MCU的资源从来没用完过!! (40篇回复)
- EPM570F256C5N 能否和EPM1270F256C5N 引脚兼容? (4篇回复)
- 做了一个Xilinx Virtual Cable已经可以下载bit文件但烧mcs文件失败 (14篇回复)
- fpga数组 m[a], a可否用变量?能否综合? (10篇回复)
- SignalTapII 获取的数据和实际不一致,有个信号反了! (5篇回复)
- 需要有关ML510开发套件的xilinx文档,期待您的帮助 (0篇回复)
- 请教下新版本的cadence orcad是否支持xilinx 7K系原理图库 (2篇回复)
- 5V的CPLD输出高电平只有3.6V (19篇回复)
- 能不能用小的FPGA 产生差分时种去替代 200Mhz 差分晶振 (9篇回复)
- 请教问题使用两路时钟fpga输出脉冲占空比不对称问题 (6篇回复)
- altera 异步复位比同步复位占用资源多?是什么鬼 (29篇回复)
- zynq偶尔启动不成功,会不会是上电顺序不对导致? (18篇回复)
- 求助,XILINX配置始终不成功, (26篇回复)
- FPGA 串口接收超大数据问题 (43篇回复)
- 请教 FPGA的一个时钟输入管脚 可以驱动 两个 PLL吧? (14篇回复)
- Quartus II 如何察看M4K使用情况? (7篇回复)
- zynq PL端以太网及串口设计求助 (5篇回复)
- quartus下载配置flash时 转换jic文件没有对应大小的flash 怎么办 (1篇回复)
- 帮忙看下如何快速实现灰阶图像转Jpg格式。 (5篇回复)
- 找人辅导Verilog (28篇回复)
- 开源 自编 verilog 的 SPI协议 (11篇回复)
- Verilog 梯形,S形加减速程序测试工程 (13篇回复)
- 请教USB Blaster 在Win 10下兼容性的问题 (4篇回复)
- FPGA FFTip核作fft运算时输出的疑问? (0篇回复)
- DDS生成正弦序列送DAC,应该用有符号还是无符号数 (11篇回复)
- spi传输距离10m 最多可以接几个从设备 (19篇回复)
- EP3C5E144C8+FT232H+AL440B轻松搞定USB数据传输 (51篇回复)
- cyclone ii的io管脚跑1mhz的方波抖动 (19篇回复)
- 阅读verilog的软件 (22篇回复)
- timequest的多循环通路 是 多周期 约束的意思吗? (1篇回复)
- altera的pll输出可以驱动多少寄存器? (2篇回复)
- altera的多个时序约束文件*.sdc之间的关系? (2篇回复)
- 开源的Altera、Xilinx、Lattice三合一USB下载线★火爆、★炫耀、★讨论中! (620篇回复)